JPS6327863B2 - - Google Patents
Info
- Publication number
- JPS6327863B2 JPS6327863B2 JP54012952A JP1295279A JPS6327863B2 JP S6327863 B2 JPS6327863 B2 JP S6327863B2 JP 54012952 A JP54012952 A JP 54012952A JP 1295279 A JP1295279 A JP 1295279A JP S6327863 B2 JPS6327863 B2 JP S6327863B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- silicon nitride
- opening
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法にかかり、とく
に表面安定化の為にシリコン窒化膜を使用する半
導体装置、特に微細パターンで浅い接合を有する
半導体装置の製造方法に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for manufacturing a semiconductor device, and in particular to a method for manufacturing a semiconductor device that uses a silicon nitride film for surface stabilization, particularly a semiconductor device that has a fine pattern and shallow junctions. be.
従来、表面安定化の為にシリコン窒化膜を半導
体装置に使用する時には、半導体基板内の各領域
が形成されてから、該半導体基板表面にシリコン
窒化膜を被着させ、その後、外部金属電極と接続
させる為の開孔部を該シリコン窒化膜に選択的に
設ける製造方法がとられてきた。しかしながら、
この製造方法は、シリコン窒化膜に設ける開孔部
の為の写真食刻工程の目合せ作業があり、その為
の目合せ余裕を持たせる為、微細パターンを使用
する装置には、使用不可能な製造方法であつた。
その他の方法では、シリコン窒化膜の陽極シリコ
ン酸化膜へ変換する方法がConversion of
sillicon Nitride Films to anodic SiO2 との題
目でJ.Electrochem.Soc.Vol114.No.6(’67)
PP.603で発表されている。これはバイポーラ・
トランジスタのベース・エミツタ領域形成後の半
導体基板表面のシリコン酸化膜に選択的に開孔部
を設け、しかるのち、該基板表面にシリコン窒化
膜を被着させた後、前記シリコン酸化膜をマスク
にして陽極酸化をすると、シリコン酸化膜上に被
着したシリコン窒化膜は変化しないが、前記開孔
部上に被着したシリコン窒化膜は、シリコン酸化
物に変換するものである。この状態でバツフアー
ド・フツ酸液中に数秒間浸し、エツチング速度の
差を利用して、陽極酸化で変換したシリコン酸化
物をエツチング除去する。その結果としてシリコ
ン窒化膜に半導体基板に達する開孔部が設けられ
るという製造方法である。この製造方法は、前記
の製造方法に比し、微細なパターンの開孔部を設
けるという点では、優れているが、シリコン窒化
膜を陽極酸化する時、ある程度、半導体基板も陽
極酸化され、除去されてしまう欠点がある。この
ことは、半導体装置の特性、例えば浅い接合のト
ランジスタの場合には、エミツタのコンタクト部
分の不純物濃度の高い領域が除去され、その結果
そのトランジスタの電流増巾率の低下がおこるこ
とにより知られている。又、しばしば基板表面が
除去されることにより、外部金属電極とオーミツ
クな接続が不可能になることも知られている。更
に開孔部を形成した後に例えばアルミニウム等に
より電極を形成し熱処理を加えると特にエミツタ
領域においてアロイスパイクを発生しトランジス
タの歩留を低下させることも知られている。 Conventionally, when a silicon nitride film is used in a semiconductor device for surface stabilization, each region within the semiconductor substrate is formed, then the silicon nitride film is deposited on the surface of the semiconductor substrate, and then external metal electrodes and A manufacturing method has been used in which openings for connection are selectively provided in the silicon nitride film. however,
This manufacturing method requires alignment work in the photo-etching process for the openings to be made in the silicon nitride film, and in order to provide alignment margin for this, it cannot be used in equipment that uses fine patterns. It was a manufacturing method.
Other methods include conversion of silicon nitride to anodic silicon oxide.
J.Electrochem.Soc.Vol114.No.6 ('67) entitled sillicon Nitride Films to anodic SiO 2
Published in PP.603. This is bipolar
After forming the base and emitter regions of the transistor, holes are selectively formed in the silicon oxide film on the surface of the semiconductor substrate, and then, after a silicon nitride film is deposited on the substrate surface, the silicon oxide film is used as a mask. When anodic oxidation is performed, the silicon nitride film deposited on the silicon oxide film does not change, but the silicon nitride film deposited on the opening portion is converted into silicon oxide. In this state, it is immersed in a buffered hydrofluoric acid solution for several seconds, and using the difference in etching speed, the silicon oxide converted by anodic oxidation is etched away. As a result, this manufacturing method provides an opening in the silicon nitride film that reaches the semiconductor substrate. This manufacturing method is superior to the above-mentioned manufacturing method in that it provides fine patterned openings, but when the silicon nitride film is anodized, the semiconductor substrate is also anodized to some extent and removed. There is a drawback that it can be done. This is known to be due to the characteristics of semiconductor devices, for example, in the case of shallow junction transistors, a region with high impurity concentration at the contact part of the emitter is removed, resulting in a decrease in the current amplification rate of the transistor. ing. It is also known that the substrate surface is often removed, making ohmic connections with external metal electrodes impossible. Furthermore, it is known that if an electrode is formed of aluminum or the like and heat treated after the opening is formed, alloy spikes will occur particularly in the emitter region, reducing the yield of transistors.
本発明の目的は、シリコン窒化膜を陽極酸化膜
へ変換する時に生じる上記欠点を除き、安定かつ
容易に半導体装置を製造することのできる新規な
る製造方法を提供することにある。 An object of the present invention is to provide a new manufacturing method that eliminates the above-mentioned drawbacks that occur when converting a silicon nitride film into an anodic oxide film and that allows semiconductor devices to be manufactured stably and easily.
本発明の特徴は、一導電型の半導体基板の逆導
電型のベース領域が形成された一主表面を覆う第
1のシリコン酸化膜に選択的に該ベース領域に達
する第1の開孔部を形成する工程と、該第1の開
孔部内およびその周辺の該第1のシリコン酸化膜
上に選択的に多結晶シリコンの半導体膜を形成す
る工程と、該半導体膜および該第1の開孔部を通
して一導電型の不純物を半導体基板に導入するこ
とによつて該ベース領域内に一導電型のエミツタ
領域を形成する工程と、該半導体膜を第2のシリ
コン酸化膜で被覆する工程と、該第2のシリコン
酸化膜に、該半導体膜の上面の一部に達し、前記
エミツタ領域上であつてかつ前記第1の開孔部上
に位置する第2の開孔部を形成し、上面の他の部
分および側面には該第2のシリコン酸化膜を被着
させたままにしておく工程と、該第2の開孔部内
の露出せる該半導体膜の上面の一部に被着しかつ
該第1および第2のシリコン酸化膜に被着せるシ
リコン窒化膜を形成する工程と、陽極酸化により
該第2の開孔部内で該半導体膜の上面に被着せる
該シリコン窒化膜を酸化物に変換させ、かつ、該
第1および第2のシリコン酸化膜全表面上のシリ
コン窒化膜をシリコン窒化膜のまま残余せしめる
工程と、該シリコン窒化膜のうち酸化膜に変換さ
れた部分のみを選択的に除去し、該半導体膜の上
表面の前記一部を露出させる工程と、しかる後に
該半導体膜の露出せる上表面の該一部にエミツタ
電極を被着させる工程とを有する半導体装置の製
造方法にある。 A feature of the present invention is that a first opening portion selectively formed in a first silicon oxide film covering one main surface of a semiconductor substrate of one conductivity type on which a base region of an opposite conductivity type is formed is formed to selectively reach the base region. a step of selectively forming a polycrystalline silicon semiconductor film on the first silicon oxide film in and around the first opening; and a step of forming a semiconductor film of polycrystalline silicon and the first opening. forming an emitter region of one conductivity type in the base region by introducing impurities of one conductivity type into the semiconductor substrate through the semiconductor substrate; and covering the semiconductor film with a second silicon oxide film; A second opening is formed in the second silicon oxide film, reaching a part of the upper surface of the semiconductor film, and located above the emitter region and above the first opening. a step of leaving the second silicon oxide film deposited on other parts and side surfaces of the semiconductor film; forming a silicon nitride film to be deposited on the first and second silicon oxide films, and converting the silicon nitride film to be deposited on the upper surface of the semiconductor film within the second opening into an oxide by anodic oxidation; and leaving the silicon nitride film on the entire surface of the first and second silicon oxide films as a silicon nitride film, and selectively only the portion of the silicon nitride film that has been converted into an oxide film. A method for manufacturing a semiconductor device, comprising the steps of: removing and exposing the part of the upper surface of the semiconductor film; and then applying an emitter electrode to the exposed part of the upper surface of the semiconductor film. be.
このような本発明によれば、シリコン窒化膜を
陽極酸化した時に、下地の多結晶質シリコン膜も
多少酸化物に変換するが、まだ高濃度の多結晶質
シリコン膜が充分残つている為、従来の様な半導
体装置の特性に重大な影響を何ら及ぼすことな
く、接合の浅い微細パターンの高信頼度で高性能
な半導体装置が実現できる。 According to the present invention, when the silicon nitride film is anodized, the underlying polycrystalline silicon film is also converted to oxide to some extent, but there is still a sufficient amount of the highly concentrated polycrystalline silicon film remaining. A highly reliable, high-performance semiconductor device with a fine pattern with shallow junctions can be realized without any significant influence on the characteristics of the conventional semiconductor device.
本発明の多結晶シリコンの半導体膜はエミツタ
電極の一部を構成し、アルミニウムのシリコン基
板へのアロイスパイクを防止することができると
いう効果を有する。又、本発明はエミツタ領域の
濃度の変化を防止するという効果を有する。 The polycrystalline silicon semiconductor film of the present invention constitutes a part of the emitter electrode, and has the effect of preventing alloy spikes of aluminum onto the silicon substrate. Furthermore, the present invention has the effect of preventing concentration changes in the emitter region.
次に本発明を実施例により説明する。第1図a
乃至第1図kは、本発明をバイポーラ半導体装置
の製造に実施した場合の主な製造工程における断
面図である。まず、N型のシリコン基板11にP
型のベース領域12を形成し、基板の表面にシリ
コン酸化膜13を被着する。該シリコン酸化膜1
3は、熱酸化により約2000Åの膜厚にするのが適
当である(第1図a)。 Next, the present invention will be explained by examples. Figure 1a
1 to 1k are cross-sectional views showing main manufacturing steps when the present invention is applied to manufacturing a bipolar semiconductor device. First, P is applied to an N-type silicon substrate 11.
A base region 12 of the mold is formed, and a silicon oxide film 13 is deposited on the surface of the substrate. The silicon oxide film 1
3 is suitably made to a thickness of about 2000 Å by thermal oxidation (Fig. 1a).
次に、フオトレジスト膜14をマスクにして、
シリコン酸化膜13を、バツフアード弗酸液にて
選択的に除去して、P型ベース領域12に達する
開孔部を設ける(第1図b)。 Next, using the photoresist film 14 as a mask,
The silicon oxide film 13 is selectively removed using a buffered hydrofluoric acid solution to form an opening that reaches the P-type base region 12 (FIG. 1b).
次に、シリコン酸化膜13と前記開孔部の上に
多結晶質シリコン15を成長させ(第1図c)、
該多結晶質シリコン15上にシリコン酸化膜16
を被着する(第1図d)。前記、多結晶質シリコ
ン15は約4000Åの厚さに、シリコン酸化膜16
は、熱酸化により約500Åの膜厚にするのが適当
である。 Next, polycrystalline silicon 15 is grown on the silicon oxide film 13 and the opening (FIG. 1c),
A silicon oxide film 16 is formed on the polycrystalline silicon 15.
(Fig. 1d). The polycrystalline silicon 15 has a thickness of about 4000 Å, and the silicon oxide film 16 is
It is appropriate to make the film thickness about 500 Å by thermal oxidation.
次に、フオトレジスト膜17をマスクにして、
シリコン酸化膜16をバツフアード弗酸液により
選択的に除去する。更に、フオトレジスト膜17
を除去して、シリコン酸化膜16をマスクにし
て、多結晶質シリコン15を選択的に除去する。
除去する際には、弗酸、ヨウ素入り氷酢酸、硝酸
の混合液を用いるのが適当である(第1図e)。 Next, using the photoresist film 17 as a mask,
The silicon oxide film 16 is selectively removed using a buffered hydrofluoric acid solution. Furthermore, a photoresist film 17
Then, using the silicon oxide film 16 as a mask, the polycrystalline silicon 15 is selectively removed.
When removing it, it is appropriate to use a mixed solution of hydrofluoric acid, iodine-containing glacial acetic acid, and nitric acid (Figure 1e).
次に、前記シリコン酸化膜をバツフアード弗酸
液で除去した後、多結晶質シリコン15の上から
リンを拡散し、前記開孔部を通して、ベース領域
12内に、エミツタ領域18を形成する(第1図
f)。 Next, after removing the silicon oxide film with a buffered hydrofluoric acid solution, phosphorus is diffused from above the polycrystalline silicon 15 to form an emitter region 18 in the base region 12 through the opening. Figure 1 f).
次に、多結晶質シリコン15の上に、シリコン
酸化膜19を被着し(第1図g)、更にシリコン
酸化膜19を、フオトレジスト膜20をマスクに
して、バツフアード弗酸液を用いて除去し、それ
ぞれ選択的に多結晶質シリコン15及びベース領
域12に達する開孔部を設ける(第1図h)。次
にフオトレジスト膜20を除去する。しかる後
に、基板表面全体にシリコン窒化膜21を被着す
る。シリコン窒化膜の膜厚は、約300Åが適当で
ある(第1図i)。 Next, a silicon oxide film 19 is deposited on the polycrystalline silicon 15 (FIG. 1g), and the silicon oxide film 19 is further coated using a buffered hydrofluoric acid solution using the photoresist film 20 as a mask. openings selectively reaching the polycrystalline silicon 15 and the base region 12 (FIG. 1h). Next, the photoresist film 20 is removed. Thereafter, a silicon nitride film 21 is deposited over the entire surface of the substrate. The appropriate thickness of the silicon nitride film is approximately 300 Å (FIG. 1i).
次に基板を陽極酸化すると、前記開孔部に被着
したシリコン窒化膜だけが、シリコン酸化膜に変
換される。この時開孔部以外の部分のシリコン窒
化膜は、シリコン酸化膜13,19によつて絶縁
されているので、シリコン酸化膜に変換されな
い。該シリコン酸化膜をバツフアード弗酸液によ
り除去して、多結晶質シリコン15及び半導体基
板内のベース領域12に達する開孔部を設ける
(第1図j)。 Next, when the substrate is anodized, only the silicon nitride film deposited on the opening is converted into a silicon oxide film. At this time, the silicon nitride film in the portion other than the opening is insulated by the silicon oxide films 13 and 19, and therefore is not converted into a silicon oxide film. The silicon oxide film is removed using a buffered hydrofluoric acid solution to form an opening that reaches the polycrystalline silicon 15 and the base region 12 in the semiconductor substrate (FIG. 1j).
次に、該開孔部を覆い、ベース領域12及びエ
ミツタ領域18とオーム接続するアルミニウム等
の金属電極22を選択的に設けて、トランジスタ
素子の形成を完了する(第1図k)。 Next, a metal electrode 22 made of aluminum or the like is selectively provided to cover the opening and ohmically connect to the base region 12 and emitter region 18 to complete the formation of the transistor element (FIG. 1k).
上記実施例で説明したように、本発明はシリコ
ン窒化膜を陽極酸化して、シリコン酸化膜に変換
する前に、エミツタ領域18に達する開孔部を覆
うように、多結晶質シリコンを形成している。こ
のため従来の欠点であつたシリコン窒化膜を陽極
酸化して、シリコン酸化膜に変換する際に、エミ
ツタ領域18のシリコン酸化膜13に覆われてい
ない部分も一部陽極酸化されてしまい、シリコン
窒化膜が変換したシリコン酸化膜をバツフアード
弗酸液で除去する際に半導体基板のエミツタ領域
18の一部が除去されるということがない。これ
により半導体装置の特性に何ら重要な影響を及ぼ
すことなく、シリコン窒化膜で半導体表面が不活
性化された浅い接合の信頼度が高い半導体装置を
製造することができる。更に本発明によれば、多
結晶シリコンの半導体膜がエミツタ電極の一部を
構成しているので、アロイスパイクによる耐圧の
劣下でトランジスタ歩留を低下させるということ
もない。 As explained in the above embodiment, the present invention forms polycrystalline silicon to cover the openings reaching the emitter region 18 before anodizing the silicon nitride film and converting it into a silicon oxide film. ing. For this reason, when the silicon nitride film is anodized and converted into a silicon oxide film, which was a drawback of the conventional method, a portion of the emitter region 18 that is not covered with the silicon oxide film 13 is also anodized, and the silicon When the silicon oxide film converted into the nitride film is removed using a buffered hydrofluoric acid solution, a portion of the emitter region 18 of the semiconductor substrate is not removed. This makes it possible to manufacture a highly reliable semiconductor device with a shallow junction in which the semiconductor surface is inactivated with a silicon nitride film, without any significant effect on the characteristics of the semiconductor device. Furthermore, according to the present invention, since the polycrystalline silicon semiconductor film constitutes a part of the emitter electrode, there is no possibility that the transistor yield will be reduced due to a reduction in breakdown voltage due to alloy spikes.
又、実施例では、NPNトランジスタについて
説明したが、導電型を変えることにより、PNP
トランジスタにも適用できる。又、同様にMOS
型トランジスタダイオード、抵抗体等の素子にも
適用できるし、これらの素子を含む集積回路装置
にも適用できる。 In addition, in the example, an NPN transistor was explained, but by changing the conductivity type, a PNP
It can also be applied to transistors. Also, similarly MOS
The present invention can also be applied to elements such as type transistor diodes and resistors, and can also be applied to integrated circuit devices including these elements.
第1図a乃至第1図kは本発明の実施例のバイ
ポーラ半導体装置の製造の主な製造工程における
断面図である。
尚、図において、11……シリコン基板、12
……ベース領域、13,16,19……シリコン
酸化膜、14,17,20……フオトレジスト
膜、15……多結晶質シリコン、18……エミツ
タ領域、21……シリコン窒化膜、22……金属
電極である。
FIGS. 1a to 1k are cross-sectional views showing main manufacturing steps in manufacturing a bipolar semiconductor device according to an embodiment of the present invention. In the figure, 11...silicon substrate, 12
... Base region, 13, 16, 19 ... Silicon oxide film, 14, 17, 20 ... Photoresist film, 15 ... Polycrystalline silicon, 18 ... Emitter region, 21 ... Silicon nitride film, 22 ... ...It is a metal electrode.
Claims (1)
域が形成された一主表面を覆う第1のシリコン酸
化膜に選択的に該ベース領域に達する第1の開孔
部を形成する工程と、該第1の開孔部内およびそ
の周辺の該第1のシリコン酸化膜上に選択的に多
結晶シリコンの半導体膜を形成する工程と、該半
導体膜および該第1の開孔部を通して一導電型の
不純物を半導体基板に導入することによつて該ベ
ース領域内に一導電型のエミツタ領域を形成する
工程と、該半導体膜を第2のシリコン酸化膜で被
覆する工程と、該第2のシリコン酸化膜に、該半
導体膜の上面の一部に達し、前記エミツタ領域上
であつてかつ前記第1の開孔部上に位置する第2
の開孔部を形成し、上面の他の部分および側面に
は該第2のシリコン酸化膜を被着させたままにし
ておく工程と、該第2の開孔部内の露出せる該半
導体膜の上面の一部に被着しかつ該第1および第
2のシリコン酸化膜に被着せるシリコン窒化膜を
形成する工程と、陽極酸化により該第2の開孔部
内で該半導体膜の上面に被着せる該シリコン窒化
膜を酸化物に変換させ、かつ、該第1および第2
のシリコン酸化膜全表面上のシリコン窒化膜をシ
リコン窒化膜のまま残余せしめる工程と、該シリ
コン窒化膜のうち酸化物に変換された部分のみを
選択的に除去し、該半導体膜の上表面の前記一部
を露出させる工程と、しかる後に該半導体膜の露
出せる上表面の該一部にエミツタ電極を被着させ
る工程とを有することを特徴とする半導体装置の
製造方法。1. Forming a first opening selectively reaching the base region in a first silicon oxide film covering one main surface of a semiconductor substrate of one conductivity type on which a base region of an opposite conductivity type is formed; selectively forming a polycrystalline silicon semiconductor film on the first silicon oxide film in and around the first opening; and forming a semiconductor film of one conductivity type through the semiconductor film and the first opening. forming an emitter region of one conductivity type in the base region by introducing impurities into the semiconductor substrate; covering the semiconductor film with a second silicon oxide film; A second hole is formed in the oxide film, reaching a part of the upper surface of the semiconductor film, and being located above the emitter region and above the first opening.
forming an opening, leaving the second silicon oxide film deposited on other parts of the top surface and side surfaces, and exposing the semiconductor film in the second opening. forming a silicon nitride film on a portion of the upper surface and covering the first and second silicon oxide films, and depositing it on the upper surface of the semiconductor film within the second opening by anodic oxidation; converting the silicon nitride film into an oxide, and converting the first and second silicon nitride films into oxides;
A process of leaving the silicon nitride film on the entire surface of the silicon oxide film as a silicon nitride film, and selectively removing only the portion of the silicon nitride film that has been converted to oxide, and removing the silicon nitride film on the entire surface of the semiconductor film. A method for manufacturing a semiconductor device, comprising the steps of: exposing the part; and then depositing an emitter electrode on the exposed part of the upper surface of the semiconductor film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1295279A JPS55105369A (en) | 1979-02-07 | 1979-02-07 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1295279A JPS55105369A (en) | 1979-02-07 | 1979-02-07 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55105369A JPS55105369A (en) | 1980-08-12 |
| JPS6327863B2 true JPS6327863B2 (en) | 1988-06-06 |
Family
ID=11819604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1295279A Granted JPS55105369A (en) | 1979-02-07 | 1979-02-07 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55105369A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4931662B2 (en) * | 2007-03-27 | 2012-05-16 | 株式会社アドテックス | Ink ribbon take-up device |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5648981B2 (en) * | 1973-05-25 | 1981-11-19 | ||
| JPS5124180A (en) * | 1974-08-21 | 1976-02-26 | Nippon Electric Co | Handotaisochino seizohoho |
| JPS5846846B2 (en) * | 1975-07-07 | 1983-10-19 | 株式会社東芝 | hand tai souchi no seizou houhou |
-
1979
- 1979-02-07 JP JP1295279A patent/JPS55105369A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55105369A (en) | 1980-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE31506E (en) | Method of manufacturing oxide isolated semiconductor device utilizing selective etching technique | |
| US3940288A (en) | Method of making a semiconductor device | |
| US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
| US5198692A (en) | Semiconductor device including bipolar transistor with step impurity profile having low and high concentration emitter regions | |
| JP2565317B2 (en) | Method for manufacturing semiconductor device | |
| JPS61110449A (en) | Manufacture of semiconductor device | |
| US3698966A (en) | Processes using a masking layer for producing field effect devices having oxide isolation | |
| JPS6327863B2 (en) | ||
| US3975818A (en) | Method of forming closely spaced electrodes onto semiconductor device | |
| JPS5950104B2 (en) | Hand tie souchi | |
| JPH0511668B2 (en) | ||
| JPH0366815B2 (en) | ||
| JPS637665A (en) | Lateral p-n-p transistor | |
| JPH0136710B2 (en) | ||
| JP3300530B2 (en) | Method of manufacturing mesa-type semiconductor device | |
| JPS6356708B2 (en) | ||
| RU795311C (en) | Method of manufacturing transistor structures | |
| JPS63211755A (en) | Manufacturing method of semiconductor device | |
| JP2674964B2 (en) | Method for manufacturing semiconductor device | |
| JPS639150A (en) | Manufacture of semiconductor device | |
| JPS58107645A (en) | Manufacture of semiconductor device | |
| JPS6038874B2 (en) | Method for manufacturing insulator gate field effect transistor | |
| JPH0216019B2 (en) | ||
| JPS60140759A (en) | Manufacture of semiconductor device | |
| JPS6229912B2 (en) |