JPS6327863B2 - - Google Patents
Info
- Publication number
- JPS6327863B2 JPS6327863B2 JP54012952A JP1295279A JPS6327863B2 JP S6327863 B2 JPS6327863 B2 JP S6327863B2 JP 54012952 A JP54012952 A JP 54012952A JP 1295279 A JP1295279 A JP 1295279A JP S6327863 B2 JPS6327863 B2 JP S6327863B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- silicon nitride
- opening
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法にかかり、とく
に表面安定化の為にシリコン窒化膜を使用する半
導体装置、特に微細パターンで浅い接合を有する
半導体装置の製造方法に関するものである。
に表面安定化の為にシリコン窒化膜を使用する半
導体装置、特に微細パターンで浅い接合を有する
半導体装置の製造方法に関するものである。
従来、表面安定化の為にシリコン窒化膜を半導
体装置に使用する時には、半導体基板内の各領域
が形成されてから、該半導体基板表面にシリコン
窒化膜を被着させ、その後、外部金属電極と接続
させる為の開孔部を該シリコン窒化膜に選択的に
設ける製造方法がとられてきた。しかしながら、
この製造方法は、シリコン窒化膜に設ける開孔部
の為の写真食刻工程の目合せ作業があり、その為
の目合せ余裕を持たせる為、微細パターンを使用
する装置には、使用不可能な製造方法であつた。
その他の方法では、シリコン窒化膜の陽極シリコ
ン酸化膜へ変換する方法がConversion of
sillicon Nitride Films to anodic SiO2 との題
目でJ.Electrochem.Soc.Vol114.No.６（’67）
PP.603で発表されている。これはバイポーラ・
トランジスタのベース・エミツタ領域形成後の半
導体基板表面のシリコン酸化膜に選択的に開孔部
を設け、しかるのち、該基板表面にシリコン窒化
膜を被着させた後、前記シリコン酸化膜をマスク
にして陽極酸化をすると、シリコン酸化膜上に被
着したシリコン窒化膜は変化しないが、前記開孔
部上に被着したシリコン窒化膜は、シリコン酸化
物に変換するものである。この状態でバツフアー
ド・フツ酸液中に数秒間浸し、エツチング速度の
差を利用して、陽極酸化で変換したシリコン酸化
物をエツチング除去する。その結果としてシリコ
ン窒化膜に半導体基板に達する開孔部が設けられ
るという製造方法である。この製造方法は、前記
の製造方法に比し、微細なパターンの開孔部を設
けるという点では、優れているが、シリコン窒化
膜を陽極酸化する時、ある程度、半導体基板も陽
極酸化され、除去されてしまう欠点がある。この
ことは、半導体装置の特性、例えば浅い接合のト
ランジスタの場合には、エミツタのコンタクト部
分の不純物濃度の高い領域が除去され、その結果
そのトランジスタの電流増巾率の低下がおこるこ
とにより知られている。又、しばしば基板表面が
除去されることにより、外部金属電極とオーミツ
クな接続が不可能になることも知られている。更
に開孔部を形成した後に例えばアルミニウム等に
より電極を形成し熱処理を加えると特にエミツタ
領域においてアロイスパイクを発生しトランジス
タの歩留を低下させることも知られている。
体装置に使用する時には、半導体基板内の各領域
が形成されてから、該半導体基板表面にシリコン
窒化膜を被着させ、その後、外部金属電極と接続
させる為の開孔部を該シリコン窒化膜に選択的に
設ける製造方法がとられてきた。しかしながら、
この製造方法は、シリコン窒化膜に設ける開孔部
の為の写真食刻工程の目合せ作業があり、その為
の目合せ余裕を持たせる為、微細パターンを使用
する装置には、使用不可能な製造方法であつた。
その他の方法では、シリコン窒化膜の陽極シリコ
ン酸化膜へ変換する方法がConversion of
sillicon Nitride Films to anodic SiO2 との題
目でJ.Electrochem.Soc.Vol114.No.６（’67）
PP.603で発表されている。これはバイポーラ・
トランジスタのベース・エミツタ領域形成後の半
導体基板表面のシリコン酸化膜に選択的に開孔部
を設け、しかるのち、該基板表面にシリコン窒化
膜を被着させた後、前記シリコン酸化膜をマスク
にして陽極酸化をすると、シリコン酸化膜上に被
着したシリコン窒化膜は変化しないが、前記開孔
部上に被着したシリコン窒化膜は、シリコン酸化
物に変換するものである。この状態でバツフアー
ド・フツ酸液中に数秒間浸し、エツチング速度の
差を利用して、陽極酸化で変換したシリコン酸化
物をエツチング除去する。その結果としてシリコ
ン窒化膜に半導体基板に達する開孔部が設けられ
るという製造方法である。この製造方法は、前記
の製造方法に比し、微細なパターンの開孔部を設
けるという点では、優れているが、シリコン窒化
膜を陽極酸化する時、ある程度、半導体基板も陽
極酸化され、除去されてしまう欠点がある。この
ことは、半導体装置の特性、例えば浅い接合のト
ランジスタの場合には、エミツタのコンタクト部
分の不純物濃度の高い領域が除去され、その結果
そのトランジスタの電流増巾率の低下がおこるこ
とにより知られている。又、しばしば基板表面が
除去されることにより、外部金属電極とオーミツ
クな接続が不可能になることも知られている。更
に開孔部を形成した後に例えばアルミニウム等に
より電極を形成し熱処理を加えると特にエミツタ
領域においてアロイスパイクを発生しトランジス
タの歩留を低下させることも知られている。
本発明の目的は、シリコン窒化膜を陽極酸化膜
へ変換する時に生じる上記欠点を除き、安定かつ
容易に半導体装置を製造することのできる新規な
る製造方法を提供することにある。
へ変換する時に生じる上記欠点を除き、安定かつ
容易に半導体装置を製造することのできる新規な
る製造方法を提供することにある。
本発明の特徴は、一導電型の半導体基板の逆導
電型のベース領域が形成された一主表面を覆う第
１のシリコン酸化膜に選択的に該ベース領域に達
する第１の開孔部を形成する工程と、該第１の開
孔部内およびその周辺の該第１のシリコン酸化膜
上に選択的に多結晶シリコンの半導体膜を形成す
る工程と、該半導体膜および該第１の開孔部を通
して一導電型の不純物を半導体基板に導入するこ
とによつて該ベース領域内に一導電型のエミツタ
領域を形成する工程と、該半導体膜を第２のシリ
コン酸化膜で被覆する工程と、該第２のシリコン
酸化膜に、該半導体膜の上面の一部に達し、前記
エミツタ領域上であつてかつ前記第１の開孔部上
に位置する第２の開孔部を形成し、上面の他の部
分および側面には該第２のシリコン酸化膜を被着
させたままにしておく工程と、該第２の開孔部内
の露出せる該半導体膜の上面の一部に被着しかつ
該第１および第２のシリコン酸化膜に被着せるシ
リコン窒化膜を形成する工程と、陽極酸化により
該第２の開孔部内で該半導体膜の上面に被着せる
該シリコン窒化膜を酸化物に変換させ、かつ、該
第１および第２のシリコン酸化膜全表面上のシリ
コン窒化膜をシリコン窒化膜のまま残余せしめる
工程と、該シリコン窒化膜のうち酸化膜に変換さ
れた部分のみを選択的に除去し、該半導体膜の上
表面の前記一部を露出させる工程と、しかる後に
該半導体膜の露出せる上表面の該一部にエミツタ
電極を被着させる工程とを有する半導体装置の製
造方法にある。
電型のベース領域が形成された一主表面を覆う第
１のシリコン酸化膜に選択的に該ベース領域に達
する第１の開孔部を形成する工程と、該第１の開
孔部内およびその周辺の該第１のシリコン酸化膜
上に選択的に多結晶シリコンの半導体膜を形成す
る工程と、該半導体膜および該第１の開孔部を通
して一導電型の不純物を半導体基板に導入するこ
とによつて該ベース領域内に一導電型のエミツタ
領域を形成する工程と、該半導体膜を第２のシリ
コン酸化膜で被覆する工程と、該第２のシリコン
酸化膜に、該半導体膜の上面の一部に達し、前記
エミツタ領域上であつてかつ前記第１の開孔部上
に位置する第２の開孔部を形成し、上面の他の部
分および側面には該第２のシリコン酸化膜を被着
させたままにしておく工程と、該第２の開孔部内
の露出せる該半導体膜の上面の一部に被着しかつ
該第１および第２のシリコン酸化膜に被着せるシ
リコン窒化膜を形成する工程と、陽極酸化により
該第２の開孔部内で該半導体膜の上面に被着せる
該シリコン窒化膜を酸化物に変換させ、かつ、該
第１および第２のシリコン酸化膜全表面上のシリ
コン窒化膜をシリコン窒化膜のまま残余せしめる
工程と、該シリコン窒化膜のうち酸化膜に変換さ
れた部分のみを選択的に除去し、該半導体膜の上
表面の前記一部を露出させる工程と、しかる後に
該半導体膜の露出せる上表面の該一部にエミツタ
電極を被着させる工程とを有する半導体装置の製
造方法にある。
このような本発明によれば、シリコン窒化膜を
陽極酸化した時に、下地の多結晶質シリコン膜も
多少酸化物に変換するが、まだ高濃度の多結晶質
シリコン膜が充分残つている為、従来の様な半導
体装置の特性に重大な影響を何ら及ぼすことな
く、接合の浅い微細パターンの高信頼度で高性能
な半導体装置が実現できる。
陽極酸化した時に、下地の多結晶質シリコン膜も
多少酸化物に変換するが、まだ高濃度の多結晶質
シリコン膜が充分残つている為、従来の様な半導
体装置の特性に重大な影響を何ら及ぼすことな
く、接合の浅い微細パターンの高信頼度で高性能
な半導体装置が実現できる。
本発明の多結晶シリコンの半導体膜はエミツタ
電極の一部を構成し、アルミニウムのシリコン基
板へのアロイスパイクを防止することができると
いう効果を有する。又、本発明はエミツタ領域の
濃度の変化を防止するという効果を有する。
電極の一部を構成し、アルミニウムのシリコン基
板へのアロイスパイクを防止することができると
いう効果を有する。又、本発明はエミツタ領域の
濃度の変化を防止するという効果を有する。
次に本発明を実施例により説明する。第１図ａ
乃至第１図ｋは、本発明をバイポーラ半導体装置
の製造に実施した場合の主な製造工程における断
面図である。まず、Ｎ型のシリコン基板１１にＰ
型のベース領域１２を形成し、基板の表面にシリ
コン酸化膜１３を被着する。該シリコン酸化膜１
３は、熱酸化により約2000Åの膜厚にするのが適
当である（第１図ａ）。
乃至第１図ｋは、本発明をバイポーラ半導体装置
の製造に実施した場合の主な製造工程における断
面図である。まず、Ｎ型のシリコン基板１１にＰ
型のベース領域１２を形成し、基板の表面にシリ
コン酸化膜１３を被着する。該シリコン酸化膜１
３は、熱酸化により約2000Åの膜厚にするのが適
当である（第１図ａ）。
次に、フオトレジスト膜１４をマスクにして、
シリコン酸化膜１３を、バツフアード弗酸液にて
選択的に除去して、Ｐ型ベース領域１２に達する
開孔部を設ける（第１図ｂ）。
シリコン酸化膜１３を、バツフアード弗酸液にて
選択的に除去して、Ｐ型ベース領域１２に達する
開孔部を設ける（第１図ｂ）。
次に、シリコン酸化膜１３と前記開孔部の上に
多結晶質シリコン１５を成長させ（第１図ｃ）、
該多結晶質シリコン１５上にシリコン酸化膜１６
を被着する（第１図ｄ）。前記、多結晶質シリコ
ン１５は約4000Åの厚さに、シリコン酸化膜１６
は、熱酸化により約500Åの膜厚にするのが適当
である。
多結晶質シリコン１５を成長させ（第１図ｃ）、
該多結晶質シリコン１５上にシリコン酸化膜１６
を被着する（第１図ｄ）。前記、多結晶質シリコ
ン１５は約4000Åの厚さに、シリコン酸化膜１６
は、熱酸化により約500Åの膜厚にするのが適当
である。
次に、フオトレジスト膜１７をマスクにして、
シリコン酸化膜１６をバツフアード弗酸液により
選択的に除去する。更に、フオトレジスト膜１７
を除去して、シリコン酸化膜１６をマスクにし
て、多結晶質シリコン１５を選択的に除去する。
除去する際には、弗酸、ヨウ素入り氷酢酸、硝酸
の混合液を用いるのが適当である（第１図ｅ）。
シリコン酸化膜１６をバツフアード弗酸液により
選択的に除去する。更に、フオトレジスト膜１７
を除去して、シリコン酸化膜１６をマスクにし
て、多結晶質シリコン１５を選択的に除去する。
除去する際には、弗酸、ヨウ素入り氷酢酸、硝酸
の混合液を用いるのが適当である（第１図ｅ）。
次に、前記シリコン酸化膜をバツフアード弗酸
液で除去した後、多結晶質シリコン１５の上から
リンを拡散し、前記開孔部を通して、ベース領域
１２内に、エミツタ領域１８を形成する（第１図
ｆ）。
液で除去した後、多結晶質シリコン１５の上から
リンを拡散し、前記開孔部を通して、ベース領域
１２内に、エミツタ領域１８を形成する（第１図
ｆ）。
次に、多結晶質シリコン１５の上に、シリコン
酸化膜１９を被着し（第１図ｇ）、更にシリコン
酸化膜１９を、フオトレジスト膜２０をマスクに
して、バツフアード弗酸液を用いて除去し、それ
ぞれ選択的に多結晶質シリコン１５及びベース領
域１２に達する開孔部を設ける（第１図ｈ）。次
にフオトレジスト膜２０を除去する。しかる後
に、基板表面全体にシリコン窒化膜２１を被着す
る。シリコン窒化膜の膜厚は、約300Åが適当で
ある（第１図ｉ）。
酸化膜１９を被着し（第１図ｇ）、更にシリコン
酸化膜１９を、フオトレジスト膜２０をマスクに
して、バツフアード弗酸液を用いて除去し、それ
ぞれ選択的に多結晶質シリコン１５及びベース領
域１２に達する開孔部を設ける（第１図ｈ）。次
にフオトレジスト膜２０を除去する。しかる後
に、基板表面全体にシリコン窒化膜２１を被着す
る。シリコン窒化膜の膜厚は、約300Åが適当で
ある（第１図ｉ）。
次に基板を陽極酸化すると、前記開孔部に被着
したシリコン窒化膜だけが、シリコン酸化膜に変
換される。この時開孔部以外の部分のシリコン窒
化膜は、シリコン酸化膜１３，１９によつて絶縁
されているので、シリコン酸化膜に変換されな
い。該シリコン酸化膜をバツフアード弗酸液によ
り除去して、多結晶質シリコン１５及び半導体基
板内のベース領域１２に達する開孔部を設ける
（第１図ｊ）。
したシリコン窒化膜だけが、シリコン酸化膜に変
換される。この時開孔部以外の部分のシリコン窒
化膜は、シリコン酸化膜１３，１９によつて絶縁
されているので、シリコン酸化膜に変換されな
い。該シリコン酸化膜をバツフアード弗酸液によ
り除去して、多結晶質シリコン１５及び半導体基
板内のベース領域１２に達する開孔部を設ける
（第１図ｊ）。
次に、該開孔部を覆い、ベース領域１２及びエ
ミツタ領域１８とオーム接続するアルミニウム等
の金属電極２２を選択的に設けて、トランジスタ
素子の形成を完了する（第１図ｋ）。
ミツタ領域１８とオーム接続するアルミニウム等
の金属電極２２を選択的に設けて、トランジスタ
素子の形成を完了する（第１図ｋ）。
上記実施例で説明したように、本発明はシリコ
ン窒化膜を陽極酸化して、シリコン酸化膜に変換
する前に、エミツタ領域１８に達する開孔部を覆
うように、多結晶質シリコンを形成している。こ
のため従来の欠点であつたシリコン窒化膜を陽極
酸化して、シリコン酸化膜に変換する際に、エミ
ツタ領域１８のシリコン酸化膜１３に覆われてい
ない部分も一部陽極酸化されてしまい、シリコン
窒化膜が変換したシリコン酸化膜をバツフアード
弗酸液で除去する際に半導体基板のエミツタ領域
１８の一部が除去されるということがない。これ
により半導体装置の特性に何ら重要な影響を及ぼ
すことなく、シリコン窒化膜で半導体表面が不活
性化された浅い接合の信頼度が高い半導体装置を
製造することができる。更に本発明によれば、多
結晶シリコンの半導体膜がエミツタ電極の一部を
構成しているので、アロイスパイクによる耐圧の
劣下でトランジスタ歩留を低下させるということ
もない。
ン窒化膜を陽極酸化して、シリコン酸化膜に変換
する前に、エミツタ領域１８に達する開孔部を覆
うように、多結晶質シリコンを形成している。こ
のため従来の欠点であつたシリコン窒化膜を陽極
酸化して、シリコン酸化膜に変換する際に、エミ
ツタ領域１８のシリコン酸化膜１３に覆われてい
ない部分も一部陽極酸化されてしまい、シリコン
窒化膜が変換したシリコン酸化膜をバツフアード
弗酸液で除去する際に半導体基板のエミツタ領域
１８の一部が除去されるということがない。これ
により半導体装置の特性に何ら重要な影響を及ぼ
すことなく、シリコン窒化膜で半導体表面が不活
性化された浅い接合の信頼度が高い半導体装置を
製造することができる。更に本発明によれば、多
結晶シリコンの半導体膜がエミツタ電極の一部を
構成しているので、アロイスパイクによる耐圧の
劣下でトランジスタ歩留を低下させるということ
もない。
又、実施例では、NPNトランジスタについて
説明したが、導電型を変えることにより、PNP
トランジスタにも適用できる。又、同様にMOS
型トランジスタダイオード、抵抗体等の素子にも
適用できるし、これらの素子を含む集積回路装置
にも適用できる。
説明したが、導電型を変えることにより、PNP
トランジスタにも適用できる。又、同様にMOS
型トランジスタダイオード、抵抗体等の素子にも
適用できるし、これらの素子を含む集積回路装置
にも適用できる。
第１図ａ乃至第１図ｋは本発明の実施例のバイ
ポーラ半導体装置の製造の主な製造工程における
断面図である。 尚、図において、１１……シリコン基板、１２
……ベース領域、１３，１６，１９……シリコン
酸化膜、１４，１７，２０……フオトレジスト
膜、１５……多結晶質シリコン、１８……エミツ
タ領域、２１……シリコン窒化膜、２２……金属
電極である。
ポーラ半導体装置の製造の主な製造工程における
断面図である。 尚、図において、１１……シリコン基板、１２
……ベース領域、１３，１６，１９……シリコン
酸化膜、１４，１７，２０……フオトレジスト
膜、１５……多結晶質シリコン、１８……エミツ
タ領域、２１……シリコン窒化膜、２２……金属
電極である。
Claims (1)
- １ 一導電型の半導体基板の逆導電型のベース領
域が形成された一主表面を覆う第１のシリコン酸
化膜に選択的に該ベース領域に達する第１の開孔
部を形成する工程と、該第１の開孔部内およびそ
の周辺の該第１のシリコン酸化膜上に選択的に多
結晶シリコンの半導体膜を形成する工程と、該半
導体膜および該第１の開孔部を通して一導電型の
不純物を半導体基板に導入することによつて該ベ
ース領域内に一導電型のエミツタ領域を形成する
工程と、該半導体膜を第２のシリコン酸化膜で被
覆する工程と、該第２のシリコン酸化膜に、該半
導体膜の上面の一部に達し、前記エミツタ領域上
であつてかつ前記第１の開孔部上に位置する第２
の開孔部を形成し、上面の他の部分および側面に
は該第２のシリコン酸化膜を被着させたままにし
ておく工程と、該第２の開孔部内の露出せる該半
導体膜の上面の一部に被着しかつ該第１および第
２のシリコン酸化膜に被着せるシリコン窒化膜を
形成する工程と、陽極酸化により該第２の開孔部
内で該半導体膜の上面に被着せる該シリコン窒化
膜を酸化物に変換させ、かつ、該第１および第２
のシリコン酸化膜全表面上のシリコン窒化膜をシ
リコン窒化膜のまま残余せしめる工程と、該シリ
コン窒化膜のうち酸化物に変換された部分のみを
選択的に除去し、該半導体膜の上表面の前記一部
を露出させる工程と、しかる後に該半導体膜の露
出せる上表面の該一部にエミツタ電極を被着させ
る工程とを有することを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1295279A JPS55105369A (en) | 1979-02-07 | 1979-02-07 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1295279A JPS55105369A (en) | 1979-02-07 | 1979-02-07 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55105369A JPS55105369A (en) | 1980-08-12 |
| JPS6327863B2 true JPS6327863B2 (ja) | 1988-06-06 |
Family
ID=11819604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1295279A Granted JPS55105369A (en) | 1979-02-07 | 1979-02-07 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55105369A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4931662B2 (ja) * | 2007-03-27 | 2012-05-16 | 株式会社アドテックス | インクリボン巻取装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5648981B2 (ja) * | 1973-05-25 | 1981-11-19 | ||
| JPS5124180A (en) * | 1974-08-21 | 1976-02-26 | Nippon Electric Co | Handotaisochino seizohoho |
| JPS5846846B2 (ja) * | 1975-07-07 | 1983-10-19 | 株式会社東芝 | ハンドウタイソウチノセイゾウホウホウ |
-
1979
- 1979-02-07 JP JP1295279A patent/JPS55105369A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55105369A (en) | 1980-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE31506E (en) | Method of manufacturing oxide isolated semiconductor device utilizing selective etching technique | |
| US3940288A (en) | Method of making a semiconductor device | |
| US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
| US5198692A (en) | Semiconductor device including bipolar transistor with step impurity profile having low and high concentration emitter regions | |
| JP2565317B2 (ja) | 半導体装置の製造方法 | |
| JPS61110449A (ja) | 半導体装置の製造方法 | |
| US3698966A (en) | Processes using a masking layer for producing field effect devices having oxide isolation | |
| JPS6327863B2 (ja) | ||
| US3975818A (en) | Method of forming closely spaced electrodes onto semiconductor device | |
| JPS5950104B2 (ja) | ハンドウタイソウチ | |
| JPH0511668B2 (ja) | ||
| JPH0366815B2 (ja) | ||
| JPS637665A (ja) | ラテラルｐｎｐトランジスタ | |
| JPH0136710B2 (ja) | ||
| JP3300530B2 (ja) | メサ型半導体装置の製造方法 | |
| JPS6356708B2 (ja) | ||
| RU795311C (ru) | Способ изготовлени транзисторных структур | |
| JPS63211755A (ja) | 半導体装置の製造方法 | |
| JP2674964B2 (ja) | 半導体装置の製造方法 | |
| JPS639150A (ja) | 半導体装置の製造方法 | |
| JPS58107645A (ja) | 半導体装置の製法 | |
| JPS6038874B2 (ja) | 絶縁物ゲ−ト電界効果トランジスタの製造方法 | |
| JPH0216019B2 (ja) | ||
| JPS60140759A (ja) | 半導体装置の製造方法 | |
| JPS6229912B2 (ja) |