JPS6327929U - - Google Patents
Info
- Publication number
- JPS6327929U JPS6327929U JP12049386U JP12049386U JPS6327929U JP S6327929 U JPS6327929 U JP S6327929U JP 12049386 U JP12049386 U JP 12049386U JP 12049386 U JP12049386 U JP 12049386U JP S6327929 U JPS6327929 U JP S6327929U
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- power supply
- main power
- level signal
- fixed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Description
第１図および第２図は本考案による二つの異な
るマイクロコンピユータリセツト回路の構成を示
すブロツク図である。 １……マイクロコンピユータ、２……ＶＤＤ端
子、３……リセツト端子、４，５……ダイオード
、６……リセツト回路、７……主電源オフ時にマ
イクロコンピユータのリセツト端子を高レベル信
号に固定する回路、８……主電源に至る端子、９
……バツクアツプ電源に至る端子、１０……制御
回路に至る端子、Ｑ１……ＰＮＰトランジスタ、
Ｑ２……ＮＰＮトランジスタ。
るマイクロコンピユータリセツト回路の構成を示
すブロツク図である。 １……マイクロコンピユータ、２……ＶＤＤ端
子、３……リセツト端子、４，５……ダイオード
、６……リセツト回路、７……主電源オフ時にマ
イクロコンピユータのリセツト端子を高レベル信
号に固定する回路、８……主電源に至る端子、９
……バツクアツプ電源に至る端子、１０……制御
回路に至る端子、Ｑ１……ＰＮＰトランジスタ、
Ｑ２……ＮＰＮトランジスタ。
Claims (1)
- 【実用新案登録請求の範囲】 主電源とバツクアツプ電源を有するマイクロコ
ンピユータ使用の制御回路において、さらに、 (a) 主電源オフ時にマイクロコンピユータのリ
セツト端子を高レベル信号に固定し、主電源オン
時に高レベル信号に固定しない回路 を含むことを特徴とするマイクロコンピユータリ
セツト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12049386U JPS6327929U (ja) | 1986-08-05 | 1986-08-05 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12049386U JPS6327929U (ja) | 1986-08-05 | 1986-08-05 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6327929U true JPS6327929U (ja) | 1988-02-24 |
Family
ID=31008857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12049386U Pending JPS6327929U (ja) | 1986-08-05 | 1986-08-05 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6327929U (ja) |
-
1986
- 1986-08-05 JP JP12049386U patent/JPS6327929U/ja active Pending