JPS63280406A - 多層基板コンデンサ - Google Patents
多層基板コンデンサInfo
- Publication number
- JPS63280406A JPS63280406A JP62115016A JP11501687A JPS63280406A JP S63280406 A JPS63280406 A JP S63280406A JP 62115016 A JP62115016 A JP 62115016A JP 11501687 A JP11501687 A JP 11501687A JP S63280406 A JPS63280406 A JP S63280406A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- layer
- substrate
- dielectric layer
- multilayer substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は多層基板において、高周波回路の小形化、低コ
スト化を図る多層基板コンデンサに関するものである。
スト化を図る多層基板コンデンサに関するものである。
従来の技術
最近、高周波回路の形成に多層基板が数多く用られるよ
うになってきている０これらの多層基板は小形化のため
多用されだしたもので、回路の形成にはミニパック、マ
イクロパックと呼ばれる小形パッケージ半導体及びチッ
プ抵抗、チップコンデンサが多く用いられている。また
低コスト、小形化、無調整化のためには抵抗は印刷抵抗
が用られる場合もある、コンデンサについては一般にパ
ターン化コンデンサ、薄膜コンデンサなどが用いられ、
市販の出版物（例えば、６通信用マイクロ波回路”、室
内−洋、山本平−共著、社団法人電子通信学会）等に数
多（の記載がなされている。
うになってきている０これらの多層基板は小形化のため
多用されだしたもので、回路の形成にはミニパック、マ
イクロパックと呼ばれる小形パッケージ半導体及びチッ
プ抵抗、チップコンデンサが多く用いられている。また
低コスト、小形化、無調整化のためには抵抗は印刷抵抗
が用られる場合もある、コンデンサについては一般にパ
ターン化コンデンサ、薄膜コンデンサなどが用いられ、
市販の出版物（例えば、６通信用マイクロ波回路”、室
内−洋、山本平−共著、社団法人電子通信学会）等に数
多（の記載がなされている。
以下図面を参照して従来の高周波回路用コンデンサにつ
いて説明する。第３図は薄膜コンデンサの断面構造図で
、１は上部電極、２は下部電極、３は誘電体である。ま
た第４図（ａ）はインタデジタル形コンデンサの平面構
造図、第４図（ｂ）は同図（ａｔのＡ−Ａ’線の断面構
造図である。４，５はコンデンサの両極の電極である。
いて説明する。第３図は薄膜コンデンサの断面構造図で
、１は上部電極、２は下部電極、３は誘電体である。ま
た第４図（ａ）はインタデジタル形コンデンサの平面構
造図、第４図（ｂ）は同図（ａｔのＡ−Ａ’線の断面構
造図である。４，５はコンデンサの両極の電極である。
以上のような構成において、以下その動作を説明する。
まず、第３図において、上部電極１と下部電極２とで挾
まれた誘電体３よりコンデンサが形成される。誘電体３
には陽極酸化によるＴａｚＯｓや１１．Ｆスパッタリン
グによる５ｉＯｚが実用化されておシ、厚さ８，０ＯＯ
Ａの５ｉ０２では約４８ｐＦ／ｍＪのコンデンサ容量と
なる。また第４図において、電極４，５の結合によって
キャパシタンスとなるそのコンデンサ容量は伝搬方向の
フィンガ長（図中のｌ）が波長に対して十分短ければギ
ャップ間隔（図中の８）３０μｍ、導体幅（図中のＷ）
３０μｍ、基板の比誘電率６１ ＝ ９．４とすると、
フィンガ長当り約０．０７ ｐＦ／ｍｍとなる。
まれた誘電体３よりコンデンサが形成される。誘電体３
には陽極酸化によるＴａｚＯｓや１１．Ｆスパッタリン
グによる５ｉＯｚが実用化されておシ、厚さ８，０ＯＯ
Ａの５ｉ０２では約４８ｐＦ／ｍＪのコンデンサ容量と
なる。また第４図において、電極４，５の結合によって
キャパシタンスとなるそのコンデンサ容量は伝搬方向の
フィンガ長（図中のｌ）が波長に対して十分短ければギ
ャップ間隔（図中の８）３０μｍ、導体幅（図中のＷ）
３０μｍ、基板の比誘電率６１ ＝ ９．４とすると、
フィンガ長当り約０．０７ ｐＦ／ｍｍとなる。
発明が解決しようとする問題点
しかし、以上のような構成では、第３図の場合、誘電体
３は陽極酸化法、１１．Ｆスパッタリング法等によって
基板上に選択的に生成しなければならずコストが高くな
る。また第４図のインタデジタル形コンデンサは占める
面積に対するコンデンサ容量が小さく、小形化に不適当
であるという問題があったＯ 本発明は従来技術の以上のような問題を解決するもので
、基板上で容易に小形で、適当なコンデンサ容量を得る
多層基板コンデンサを提供するものである。
３は陽極酸化法、１１．Ｆスパッタリング法等によって
基板上に選択的に生成しなければならずコストが高くな
る。また第４図のインタデジタル形コンデンサは占める
面積に対するコンデンサ容量が小さく、小形化に不適当
であるという問題があったＯ 本発明は従来技術の以上のような問題を解決するもので
、基板上で容易に小形で、適当なコンデンサ容量を得る
多層基板コンデンサを提供するものである。
問題点を解決するための手段
本発明は高周波回路を構成する多層基板に誘電体層とそ
れを挾む導体層とからなるコンデンサ層を設け、このコ
ンデンサ層を前記多層基板の内部または外部に設置する
ことによシ、上記目的を達成するものである。
れを挾む導体層とからなるコンデンサ層を設け、このコ
ンデンサ層を前記多層基板の内部または外部に設置する
ことによシ、上記目的を達成するものである。
作 用
本発明は上記構成によシ、多層基板の誘電体層とそれを
挾む導体層とにおいて、上下の導体が重なり合う部分に
おいてコンデンサが形成される。
挾む導体層とにおいて、上下の導体が重なり合う部分に
おいてコンデンサが形成される。
このコンデンサ層を多層基板の内部に埋め込む、または
コンデンサの使用量が少くない場合は外装面に設置する
ことにより、コンデンサをパターンエツチングによシ作
成する事が出来、高周波回路の小形化、低コスト化を図
るようにしたものであるＯ 実施例 以下、図面を参照しながら本発明の一実施例について説
明する＠ 第１図は本発明の一実施例における多層基板コンデンサ
を示すもので、高周波回路８層基板の場合の構成図であ
る。第１図において、６は多層基板の導電体層、７は多
層基板の誘電体層、８，９は多層基板の上面および下面
に配置される回路構成要素である。通常、導電体層６の
内、上面、下面の導電体層は回路構成要素８，９０部品
と共に回路を構成するもので、内押された導電体層は上
・下面導電体層では配線しきれない配線や他の配線と分
離した配線を行なう場合に使用される。本実施例では誘
電体層７とそれを挾む２つの導電′体層７とを１つの組
合わせとして、導電体層間でコンデンサを形成する。第
２図（ａ）は上記コンデンサのさらに詳細な一実施例を
示す平面構成図、第２図（ｂｌは同Ａ−に線の断面構成
図である。９．１０は第１図における導電体層６をパタ
ーンエツチングし形成した上面及び下面電極である。こ
の上Φ下面電極９，１０が重なり合う部分（図中のＷお
よびｌで囲まれる部分）においてコンデンサが形成され
る。誘電体層７の厚さをｄとすると、形成されるコンデ
ンサ容量Ｃｓは Ｏｓ ＝ ８．８５ Ｘ １０−３．εｒ −２ｐ Ｆ
］Ｗ、ｌ、ｄは［ｍｍ］ となり、厚さ１００μｍのガラスエポキシ誘電体では１
． ａａ当り約０．４２ｐＦとなる。
コンデンサの使用量が少くない場合は外装面に設置する
ことにより、コンデンサをパターンエツチングによシ作
成する事が出来、高周波回路の小形化、低コスト化を図
るようにしたものであるＯ 実施例 以下、図面を参照しながら本発明の一実施例について説
明する＠ 第１図は本発明の一実施例における多層基板コンデンサ
を示すもので、高周波回路８層基板の場合の構成図であ
る。第１図において、６は多層基板の導電体層、７は多
層基板の誘電体層、８，９は多層基板の上面および下面
に配置される回路構成要素である。通常、導電体層６の
内、上面、下面の導電体層は回路構成要素８，９０部品
と共に回路を構成するもので、内押された導電体層は上
・下面導電体層では配線しきれない配線や他の配線と分
離した配線を行なう場合に使用される。本実施例では誘
電体層７とそれを挾む２つの導電′体層７とを１つの組
合わせとして、導電体層間でコンデンサを形成する。第
２図（ａ）は上記コンデンサのさらに詳細な一実施例を
示す平面構成図、第２図（ｂｌは同Ａ−に線の断面構成
図である。９．１０は第１図における導電体層６をパタ
ーンエツチングし形成した上面及び下面電極である。こ
の上Φ下面電極９，１０が重なり合う部分（図中のＷお
よびｌで囲まれる部分）においてコンデンサが形成され
る。誘電体層７の厚さをｄとすると、形成されるコンデ
ンサ容量Ｃｓは Ｏｓ ＝ ８．８５ Ｘ １０−３．εｒ −２ｐ Ｆ
］Ｗ、ｌ、ｄは［ｍｍ］ となり、厚さ１００μｍのガラスエポキシ誘電体では１
． ａａ当り約０．４２ｐＦとなる。
以上の説明から明らかなように本実施例によれば、多層
基板において１つの誘電体層７とそれを挾む導電体層６
とを−組みとして導電体の重なり合う部にコンデンサが
形成される。このコンデンサを多層基板中の内部又は外
部に設置することにより、高周波回路のコンデンサとし
て用いることができ、また高周波回路を形成する多層基
板の大きさを少くすることができ、さらに多層基板を作
成時に同時にコンデンサを作り込むことができ、小形化
、低コスト化を容易に図ることが出来る。
基板において１つの誘電体層７とそれを挾む導電体層６
とを−組みとして導電体の重なり合う部にコンデンサが
形成される。このコンデンサを多層基板中の内部又は外
部に設置することにより、高周波回路のコンデンサとし
て用いることができ、また高周波回路を形成する多層基
板の大きさを少くすることができ、さらに多層基板を作
成時に同時にコンデンサを作り込むことができ、小形化
、低コスト化を容易に図ることが出来る。
発明の効果
以上のように本発明は高周波回路を構成する多層基板に
誘電体層とそれを挾む導電体層とからなるコンデンサ層
を設け、このコンデンサ層を多層基板の内部または外部
に設置することにより、高周波回路中のコンデンサとし
て用い、小形化、低コスト化を図るこ尼ができ、その効
果は大きい。
誘電体層とそれを挾む導電体層とからなるコンデンサ層
を設け、このコンデンサ層を多層基板の内部または外部
に設置することにより、高周波回路中のコンデンサとし
て用い、小形化、低コスト化を図るこ尼ができ、その効
果は大きい。
第１図は本発明の一実施例における多層基板コンデンサ
を設けた多層基板の平面図、第２図（ａ）。 （ｂｌは同コンデンサの平面図及び断面図、第３図は従
来の薄膜コンデンサの断面図、第４図（ａｌ 、 （ｂ
）は従来のインタディジタル形コンデンサの平面図、及
び断面図である◎ ６・・導電体、７・・・誘電体、８・・・回路構成要素
、９・・・上面電極、１０・・・下面電極。 代理人の氏名 弁理士 中 尾 敏 男 はか１名第１
図 第２図 （α）
を設けた多層基板の平面図、第２図（ａ）。 （ｂｌは同コンデンサの平面図及び断面図、第３図は従
来の薄膜コンデンサの断面図、第４図（ａｌ 、 （ｂ
）は従来のインタディジタル形コンデンサの平面図、及
び断面図である◎ ６・・導電体、７・・・誘電体、８・・・回路構成要素
、９・・・上面電極、１０・・・下面電極。 代理人の氏名 弁理士 中 尾 敏 男 はか１名第１
図 第２図 （α）
Claims (1)
- 誘電体層と導電体層とからなる回路構成基板が幾層も重
なる多層基板に対し、誘電体層と、その誘電体層を挾む
２つの導電体層とを１組として、前記導電体層の一部で
重なり合う部分を設けた多層基板コンデンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62115016A JPS63280406A (ja) | 1987-05-12 | 1987-05-12 | 多層基板コンデンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62115016A JPS63280406A (ja) | 1987-05-12 | 1987-05-12 | 多層基板コンデンサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63280406A true JPS63280406A (ja) | 1988-11-17 |
Family
ID=14652167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62115016A Pending JPS63280406A (ja) | 1987-05-12 | 1987-05-12 | 多層基板コンデンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63280406A (ja) |
-
1987
- 1987-05-12 JP JP62115016A patent/JPS63280406A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1154921A (ja) | 多層配線基板 | |
| CN116325495A (zh) | 电子部件 | |
| JPH0462955A (ja) | 集積回路装置 | |
| JPS6114648B2 (ja) | ||
| JP3252635B2 (ja) | 積層電子部品 | |
| JPS63280406A (ja) | 多層基板コンデンサ | |
| JPS63240045A (ja) | 半導体装置 | |
| JPH06163321A (ja) | 高周波ｌｃ複合部品 | |
| JP3209253B2 (ja) | キャパシタ | |
| JP3176730B2 (ja) | キャパシタの製法 | |
| JP3227828B2 (ja) | 多層薄膜デバイスと薄膜の接続方法 | |
| JPH01253950A (ja) | ポリシリコン抵抗を有する集積回路装置 | |
| JPH03240210A (ja) | 高周波用チップコイル | |
| JPH0878907A (ja) | 積層型誘電体フィルタ | |
| JP2001053453A (ja) | 多層基板、高周波モジュール及びその製造方法 | |
| JPS6043808A (ja) | 多層基板内蔵コンデンサ | |
| JPS5955049A (ja) | 積層構造ｍｉｍキヤパシタンス | |
| JPH0817674A (ja) | 積層セラミック部品 | |
| JPH08148832A (ja) | 多層プリント基板 | |
| JPH07263865A (ja) | 薄膜多層配線基板 | |
| JPH1084082A (ja) | Ｍｃｍ用シリコン基板 | |
| JPS61198660A (ja) | 半導体集積回路のｍｉｍ容量 | |
| JPH05259381A (ja) | 半導体装置 | |
| JPH0225276B2 (ja) | ||
| JPH07183665A (ja) | 積層セラミック部品 |