JPS63280585A - 映像信号再生装置 - Google Patents
映像信号再生装置Info
- Publication number
- JPS63280585A JPS63280585A JP62114718A JP11471887A JPS63280585A JP S63280585 A JPS63280585 A JP S63280585A JP 62114718 A JP62114718 A JP 62114718A JP 11471887 A JP11471887 A JP 11471887A JP S63280585 A JPS63280585 A JP S63280585A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- dropout
- video signal
- horizontal scanning
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
- H04N5/94—Signal drop-out compensation
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は映像信号再生装置に関するものであり、特にド
ロップアウト補償および平均値補間を行なう場合の画質
の改良を図ったものである。
ロップアウト補償および平均値補間を行なう場合の画質
の改良を図ったものである。
従来、媒体に記録されたＦＭ映像信号を再生する場合、
媒体で生ずるドロップアウトの補償および、フィールド
単位の画像を、平均値補間を行うようにした映像信号再
生装置がある。第４図はこの種、装置の従来例の構成を
示すブロック図である。
媒体で生ずるドロップアウトの補償および、フィールド
単位の画像を、平均値補間を行うようにした映像信号再
生装置がある。第４図はこの種、装置の従来例の構成を
示すブロック図である。
第４図において、１は入力端子であり、再生ＦＭ映像信
号が人力される。２はスイッチ、３はＩＨ（水平走査期
間）遅延線、４はドロップアウト検出回路であり、スイ
ッチ２はドロップアウト検出回路４の検出出力により切
換制御され、ドロップアウトが生じた場合には、ＩＨ遅
延線３の出力がスイッチ２から出力されてドロップアウ
トが補償される。
号が人力される。２はスイッチ、３はＩＨ（水平走査期
間）遅延線、４はドロップアウト検出回路であり、スイ
ッチ２はドロップアウト検出回路４の検出出力により切
換制御され、ドロップアウトが生じた場合には、ＩＨ遅
延線３の出力がスイッチ２から出力されてドロップアウ
トが補償される。
６および７はＦＭ復調回路であり、それぞれＩＨ遅延線
３の出力、およびスイッチ２の出力を復調する。８およ
び９はＬＰＦであり、それぞれ遅延時間Ｔ１を持ちＦＭ
復調された信号の不要成分を除去する。
３の出力、およびスイッチ２の出力を復調する。８およ
び９はＬＰＦであり、それぞれ遅延時間Ｔ１を持ちＦＭ
復調された信号の不要成分を除去する。
ｌＯおよび１１は低インピーダンス変換器、１２および
１３は抵抗、１４はスイッチである。１５は入力端子で
あり、平均値補間ゲートパルスを人力する。低インピー
ダンス変換器１０および１１からの出力は同じ抵抗値を
有する抵抗１２および１３の加算点と低インピーダンス
変換器１１からの出力信号とがスイッチ１４の２つの端
子にそれぞれ人力される。再生された映像信号がフィー
ルド単位の画像の場合、簡易的にフレームの画像を作成
するため、スイッチ１４は入力端子１５からの平均値補
間ゲートパルスによりフィールド周期で切換えを制御さ
れる。ただし抵抗１２および１３の加算点から取り出さ
れる平均値補間信号は１／２Ｈ（１水平走査期間Ｈの半
分）周期のパルスが存在する等価パルス区間においては
取り出しを中止しておく。
１３は抵抗、１４はスイッチである。１５は入力端子で
あり、平均値補間ゲートパルスを人力する。低インピー
ダンス変換器１０および１１からの出力は同じ抵抗値を
有する抵抗１２および１３の加算点と低インピーダンス
変換器１１からの出力信号とがスイッチ１４の２つの端
子にそれぞれ人力される。再生された映像信号がフィー
ルド単位の画像の場合、簡易的にフレームの画像を作成
するため、スイッチ１４は入力端子１５からの平均値補
間ゲートパルスによりフィールド周期で切換えを制御さ
れる。ただし抵抗１２および１３の加算点から取り出さ
れる平均値補間信号は１／２Ｈ（１水平走査期間Ｈの半
分）周期のパルスが存在する等価パルス区間においては
取り出しを中止しておく。
１６および１８は減算器、１７はスイッチ、１９はディ
エンファシス回路、２０は出力端子である。
エンファシス回路、２０は出力端子である。
例えば、後述する第２図を参照すると、第２図（Ａ）に
示すドロップアウトパルスＤ１およびＤ２がドロップア
ウト検出回路４によって検出された場合、低インピーダ
ンス変換器１１の出力には第２図（Ｃ）に示す映像信号
が再生される。図かられかるようにドロップアウトパル
スＤ、およびＤ２の開始点と終了点とでＦＭ信号の不連
続性により、反転現像が発生する。これはディエンファ
シス回路１９の時定数によって尾引き現象となって表わ
れ、特に静止画再生の場合欠点となる。そこで、減算器
１６により１１１遅延された信号出力である低インピー
ダンス変換器ｌＯの出力とｉｌ＋遅延のない低インピー
ダンス変換器１１の出力とを減算してＦＭ信号の不連続
性による反転パルスを含む非相関信号をつくる。一方、
エツジ検出回路５によりドロップアウトパルスＤ１およ
びＤ２の開始点および終了点からそれぞれパルス巾Ｔ２
（〉Ｔｌ）の第２図ＣＢ）に示すパルスをつくり、この
パルスが発生した場合にのみスイッチ１７を導通させ、
減算器１８により、反転パルスのみを原信号より減算し
て削除するようにし、ディエンファシス回路１９を通り
出力端子２０に出力していた。
示すドロップアウトパルスＤ１およびＤ２がドロップア
ウト検出回路４によって検出された場合、低インピーダ
ンス変換器１１の出力には第２図（Ｃ）に示す映像信号
が再生される。図かられかるようにドロップアウトパル
スＤ、およびＤ２の開始点と終了点とでＦＭ信号の不連
続性により、反転現像が発生する。これはディエンファ
シス回路１９の時定数によって尾引き現象となって表わ
れ、特に静止画再生の場合欠点となる。そこで、減算器
１６により１１１遅延された信号出力である低インピー
ダンス変換器ｌＯの出力とｉｌ＋遅延のない低インピー
ダンス変換器１１の出力とを減算してＦＭ信号の不連続
性による反転パルスを含む非相関信号をつくる。一方、
エツジ検出回路５によりドロップアウトパルスＤ１およ
びＤ２の開始点および終了点からそれぞれパルス巾Ｔ２
（〉Ｔｌ）の第２図ＣＢ）に示すパルスをつくり、この
パルスが発生した場合にのみスイッチ１７を導通させ、
減算器１８により、反転パルスのみを原信号より減算し
て削除するようにし、ディエンファシス回路１９を通り
出力端子２０に出力していた。
（発明が解決しようとする問題点）
しかしながら、映像信号に平均値補間をした場合、第２
図（Ｄ）および（Ｅ）に示すように、妨害となる反転パ
ルスはドロップアウトの区間だけでなくＩＨ（水平走査
期間）遅延したところにも再生してしまう。この場合の
レベルとしてはおおむね、補間しない場合に比べ１／２
になる。このため上述の従来例においてはＩＨ遅延した
ところに発生する反転パルスは除去することはできなか
った。
図（Ｄ）および（Ｅ）に示すように、妨害となる反転パ
ルスはドロップアウトの区間だけでなくＩＨ（水平走査
期間）遅延したところにも再生してしまう。この場合の
レベルとしてはおおむね、補間しない場合に比べ１／２
になる。このため上述の従来例においてはＩＨ遅延した
ところに発生する反転パルスは除去することはできなか
った。
そこで、本発明の目的は、上述した従来の欠点を解消し
、ドロップアウトのエツジにおける反転パルスの妨害を
除去して、良質の画像を再生することのできる映像信号
再生装置を提供することにある。
、ドロップアウトのエツジにおける反転パルスの妨害を
除去して、良質の画像を再生することのできる映像信号
再生装置を提供することにある。
（問題点を解決するための手段〕
このような目的を達成するために、本発明では、ｉｌ＋
遅延して発生する反転パルスの部分を除去するようにす
る。
遅延して発生する反転パルスの部分を除去するようにす
る。
すなわち、映像信号を記録媒体から再生し、再生された
映像信号のドロップアウトの補償および補間を１水平走
査期間遅延素子を用いて行う映像信号再生装置において
、ドロップアウトの生起した水平走査期間のつぎの１水
平走査期間を指定できる指定手段と、指定手段により指
定された１水平走査期間中は補間を中止する手段とを具
えたことを特徴とする。
映像信号のドロップアウトの補償および補間を１水平走
査期間遅延素子を用いて行う映像信号再生装置において
、ドロップアウトの生起した水平走査期間のつぎの１水
平走査期間を指定できる指定手段と、指定手段により指
定された１水平走査期間中は補間を中止する手段とを具
えたことを特徴とする。
本発明によれば、ＩＨ遅延線により遅延した信号で平均
値補間を行い、ドロップアウトが発生した場合は、ドロ
ップアウトパルスの開始および終了点の次の水平同期信
号パルスから１水平走査期間にわたり遅延ドロップアウ
トパルスを発生させることができ、このパルスの発生す
る期間は平均値補間を中止することができる。
値補間を行い、ドロップアウトが発生した場合は、ドロ
ップアウトパルスの開始および終了点の次の水平同期信
号パルスから１水平走査期間にわたり遅延ドロップアウ
トパルスを発生させることができ、このパルスの発生す
る期間は平均値補間を中止することができる。
〔実施例）
以下、図面を参照して本発明を実施例に基づいて詳細に
説明する。
説明する。
第１図は本発明の一実施例の構成を示すブロック図であ
る。
る。
第１図において、第４図と同様の個所には同一符号を付
し７てその説明は省略する。
し７てその説明は省略する。
２１および２２は遅延ドロップアウトパルス発生回路で
あり、遅延ドロップアウトパルス発生回路２１はドロッ
プアウトの開始点の次の水平同期信号パルスからＩＨ期
間にわたりパルスを発生させ、遅延ドロップアウトパル
ス発生回路２２はドロップアウトの終了点の次の水平同
期信号パルスからＩＨ期間にわたりパルスを発生させる
。
あり、遅延ドロップアウトパルス発生回路２１はドロッ
プアウトの開始点の次の水平同期信号パルスからＩＨ期
間にわたりパルスを発生させ、遅延ドロップアウトパル
ス発生回路２２はドロップアウトの終了点の次の水平同
期信号パルスからＩＨ期間にわたりパルスを発生させる
。
２３はＯＲ回路、２４はツイツチである６２５は入力端
子であり、ドロップアウトパルス信号を入力する。
子であり、ドロップアウトパルス信号を入力する。
第２図（八） （Ｂ） （Ｃ） （り＞ （Ｅ）
ＣＦ） （Ｇ）および（Ｈ）は第１図示の実施例
ならびに上述した第４図示の従来例の動作を示す波形図
である。
ＣＦ） （Ｇ）および（Ｈ）は第１図示の実施例
ならびに上述した第４図示の従来例の動作を示す波形図
である。
以下に、本実施例を第１図により、第２図を参照しなが
ら詳細に説明する。。
ら詳細に説明する。。
ドロップアウト検出回路４から出力されるドロップアウ
トパルス信号は人力０；１６子２５を介してその発生し
たドロップアウトの開始点の、次の水平同期信号パルス
から１１１分に相当するパルスを発生させる第１の遅延
ドロップアウトパルス発生回路２１と、そのドロップア
ウトの終了点の次の水平同期信号パルスから１１１分に
相当するパルスを発生させる第２の遅延ドロップアウト
パルス発生回路２２とに加えられ第２図の（Ｆ）および
（Ｇ） に示すパルスをそれぞれ発生する。
トパルス信号は人力０；１６子２５を介してその発生し
たドロップアウトの開始点の、次の水平同期信号パルス
から１１１分に相当するパルスを発生させる第１の遅延
ドロップアウトパルス発生回路２１と、そのドロップア
ウトの終了点の次の水平同期信号パルスから１１１分に
相当するパルスを発生させる第２の遅延ドロップアウト
パルス発生回路２２とに加えられ第２図の（Ｆ）および
（Ｇ） に示すパルスをそれぞれ発生する。
つづいてＯＲ回路２３を通してスイッチ２４の開閉を制
御する。スイッチ２４には平均値補間ゲートパルスが入
力端子１５を介して人力される。
御する。スイッチ２４には平均値補間ゲートパルスが入
力端子１５を介して人力される。
このような構成により、平均値補間を行う場合にドロッ
プアウトの発生した期間のＩＨ遅延した所に発生する反
転パルスの妨害を防止することができる。
プアウトの発生した期間のＩＨ遅延した所に発生する反
転パルスの妨害を防止することができる。
第２図（Ａ） に示すドロップアウトＤ、のようにＩ
Ｈ内に収まるドロップアウトについては第１の遅延ドロ
ップアウトパルス発生回路２１だけで対応できるがドロ
ップアウトＤ、のように２Ｈにまたがったドロップアウ
トについては第１の遅延ドロップアウトパルス発生回路
２１のパルスだけでは不充分で第２の遅延ドロップアウ
トパルス発生回路２２からのパルスが必要になる。これ
により２日中未満のドロップアウトに対して対応するこ
とができ、その場合には十分満足することができる。
Ｈ内に収まるドロップアウトについては第１の遅延ドロ
ップアウトパルス発生回路２１だけで対応できるがドロ
ップアウトＤ、のように２Ｈにまたがったドロップアウ
トについては第１の遅延ドロップアウトパルス発生回路
２１のパルスだけでは不充分で第２の遅延ドロップアウ
トパルス発生回路２２からのパルスが必要になる。これ
により２日中未満のドロップアウトに対して対応するこ
とができ、その場合には十分満足することができる。
第３図は本発明の他の実施例の構成を示すブロック図で
あり、第１図示の点線で囲んだ部分に相当する。
あり、第１図示の点線で囲んだ部分に相当する。
第３図において、第１図と同様の個所には同一符号をイ
」シてその説明は省略する。
」シてその説明は省略する。
１５．２５および２６は入力端子、ｚ７は出力端子であ
る。２８．２９．３０および３１は集積回路（ＦＦ、、
ＦＦ２゜ＦＦ、およびＦＦ４ ）であり、集積回路
２８および２９で第１の遅延ドロップアウトパルス発生
回路２１を構成し、集積回路３０および３１で第２の遅
延ドロップアウトパルス発生回路２２を構成している。
る。２８．２９．３０および３１は集積回路（ＦＦ、、
ＦＦ２゜ＦＦ、およびＦＦ４ ）であり、集積回路
２８および２９で第１の遅延ドロップアウトパルス発生
回路２１を構成し、集積回路３０および３１で第２の遅
延ドロップアウトパルス発生回路２２を構成している。
以下に第３図に示す実施例について、第２図を参照しな
がら動作を説明する。
がら動作を説明する。
入力端子１５には平均値補間ゲートパルスが人力され、
入力端子２５にはドロップアウト検出パルスが人力され
、さらに入力端子２６には水平同期信号が入力される。
入力端子２５にはドロップアウト検出パルスが人力され
、さらに入力端子２６には水平同期信号が入力される。
出力端子２７には、第３図示の実施例により新しくつく
り出された第２図（１１）に示す補間ゲートパルスが出
力され、スイッチ１４の切換えを制御する。ここで、遅
延ドロップアウトパルスを水平同期信号のタイミングで
作成するようにしているのは、スイッチ１４で発生する
スイッチングノイズが帰線期間内に発生されて画面内に
は発生しないようにするためである。
り出された第２図（１１）に示す補間ゲートパルスが出
力され、スイッチ１４の切換えを制御する。ここで、遅
延ドロップアウトパルスを水平同期信号のタイミングで
作成するようにしているのは、スイッチ１４で発生する
スイッチングノイズが帰線期間内に発生されて画面内に
は発生しないようにするためである。
以上から明らかなように、本発明によれば、ドロップア
ウトに対応してそのドロップアウトの開始点と終了点に
関して、それぞれの次に来る１水平期間にわたる遅延ド
ロップアウトパルス発生回路を設けることによって、平
均値補間を中止するようにして遅延した反転パルスの妨
害を除去することができる。
ウトに対応してそのドロップアウトの開始点と終了点に
関して、それぞれの次に来る１水平期間にわたる遅延ド
ロップアウトパルス発生回路を設けることによって、平
均値補間を中止するようにして遅延した反転パルスの妨
害を除去することができる。
第１図は本発明の一実施例の構成を示すブロック図、
第２図は第１図示の実施例の動作を示す波形図、
第３図は本発明の他の実施例の構成を示すブロック図、
第４図は従来例の構成を示すブロック図である。
１．１５，２５．２６・・・入力端子、２．１４，１７
．２４・・・スイッチ、３・・・１１（遅延線、 ４・・・ドロップアウト検出回路、 ５・・・エツジ検出回路、 ６．７・・・ＦＭ復調回路、 ８．９・・・ＬＰＦ 。 １．０ 、 ｌ １・・・低インピーダンス変換器、１
２．１３・・・抵抗、 １６．１８−・・減算器、 １９・・・ディエンファシス回路、 ２０．２７・・・出力端子、 ２１．２２・・・遅延ドロップアウトパルス発生回路、
２３・・・ＯＲ回路、 ２Ｂ、２９，３０．３１・・・集積回路。 本尤明の化の莢１邑イ列／）講釈をポすブＯツク図第３
図
．２４・・・スイッチ、３・・・１１（遅延線、 ４・・・ドロップアウト検出回路、 ５・・・エツジ検出回路、 ６．７・・・ＦＭ復調回路、 ８．９・・・ＬＰＦ 。 １．０ 、 ｌ １・・・低インピーダンス変換器、１
２．１３・・・抵抗、 １６．１８−・・減算器、 １９・・・ディエンファシス回路、 ２０．２７・・・出力端子、 ２１．２２・・・遅延ドロップアウトパルス発生回路、
２３・・・ＯＲ回路、 ２Ｂ、２９，３０．３１・・・集積回路。 本尤明の化の莢１邑イ列／）講釈をポすブＯツク図第３
図
Claims (1)
- 【特許請求の範囲】 映像信号を記録媒体から再生し、再生された該映像信号
のドロップアウトの補償および補間を１水平期間遅延素
子を用いて行う映像信号再生装置において、 前記ドロップアウトの生起した水平走査期間のつぎの１
水平走査期間を指定できる指定手段と、 前記指定手段により指定された前記１水平走査期間中は
前記補間を中止する手段と を具えたことを特徴とする映像信号再生装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62114718A JPS63280585A (ja) | 1987-05-13 | 1987-05-13 | 映像信号再生装置 |
| US07/189,663 US4937680A (en) | 1987-05-13 | 1988-05-03 | Video signal reproducing apparatus having drop-out compensation and interpolation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62114718A JPS63280585A (ja) | 1987-05-13 | 1987-05-13 | 映像信号再生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63280585A true JPS63280585A (ja) | 1988-11-17 |
Family
ID=14644880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62114718A Pending JPS63280585A (ja) | 1987-05-13 | 1987-05-13 | 映像信号再生装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4937680A (ja) |
| JP (1) | JPS63280585A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02137485A (ja) * | 1988-11-18 | 1990-05-25 | Canon Inc | 画像信号再生装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3035989B2 (ja) * | 1990-06-26 | 2000-04-24 | ソニー株式会社 | ビデオテープレコーダ |
| JPH04175084A (ja) * | 1990-08-22 | 1992-06-23 | Pioneer Electron Corp | 記録媒体演奏装置 |
| US5418656A (en) * | 1991-11-05 | 1995-05-23 | Sankyo Seiki Mfg. Co., Ltd. | Drop-out detecting circuit |
| US5838875A (en) * | 1993-02-05 | 1998-11-17 | Goldstar Co., Ltd. | Apparatus and method for discriminating between analog and digital video signals in high definition video cassette recorder |
| GB0122357D0 (en) * | 2001-09-15 | 2001-11-07 | Secr Defence | Sub-surface radar imaging |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5652988A (en) * | 1979-10-05 | 1981-05-12 | Sony Corp | Processing unit of digital video signal |
-
1987
- 1987-05-13 JP JP62114718A patent/JPS63280585A/ja active Pending
-
1988
- 1988-05-03 US US07/189,663 patent/US4937680A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02137485A (ja) * | 1988-11-18 | 1990-05-25 | Canon Inc | 画像信号再生装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4937680A (en) | 1990-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR860000458B1 (ko) | 영상신호 기록재생장치 | |
| JPS63280585A (ja) | 映像信号再生装置 | |
| JP2870999B2 (ja) | 音声信号再生回路 | |
| JPS59115683A (ja) | 画像信号処理装置 | |
| JPH0414975A (ja) | 画像再生装置 | |
| JPH0453102Y2 (ja) | ||
| JP3128331B2 (ja) | 再生色信号処理回路 | |
| JP2928886B2 (ja) | 画像信号処理装置 | |
| JPS63252078A (ja) | 映像信号処理装置 | |
| JPS60253394A (ja) | 映像信号記録再生装置の信号処理回路 | |
| JP2744163B2 (ja) | Ｐａｌ色信号ノイズ除去回路 | |
| JP2619120B2 (ja) | 映像信号処理装置 | |
| JP2584760B2 (ja) | 映像信号処理装置 | |
| JP2643653B2 (ja) | 波形等化システム | |
| JPS5937788A (ja) | ライン相関およびドロツプアウト補償回路 | |
| JPH05268494A (ja) | 画質補正回路 | |
| JPS63318891A (ja) | ビデオテ−プレコ−ダ | |
| JPS62200892A (ja) | 磁気記録再生装置 | |
| KR940701628A (ko) | 비디오 레코더 | |
| JPH08331595A (ja) | 映像信号処理装置 | |
| JPH0738728B2 (ja) | ビデオ信号再生装置 | |
| JPS61172497A (ja) | 映像信号処理回路 | |
| JPH0528251A (ja) | 画像メモリ装置 | |
| JPH0638242A (ja) | ドロップアウト補償装置 | |
| JPH03289885A (ja) | ビデオ機器の再生用映像信号処理回路 |