JPS6328132A

JPS6328132A - デジタル・アナログ変換器

Info

Publication number: JPS6328132A
Application number: JP62170853A
Authority: JP
Inventors: スチュワート・シドニー・テイラー
Original assignee: Tektronix Inc
Current assignee: Tektronix Inc
Priority date: 1986-07-10
Filing date: 1987-07-08
Publication date: 1988-02-05
Also published as: US4774497A; EP0252321A3; EP0252321A2; DE3789831T2; EP0252321B1; DE3789831D1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、デジタル・アナログ変換器（ＤＡＣ）、特に
高速動作型ＤＡＣに関するものである。

〔従来の技術〕

ＤＡＣは、集積回路（ＩＧ）化するのが一般的である。

ＤＡＣの１形式として、例えばバイポー、う又はＭＯＣ
）ランジスタで形成した差動増幅器を配列した電流スイ
ッチ回路より構成したものがある。その各差動増幅器は
、デジタル入力ワードの１ビツトに対応する電圧信号を
受ける１以上の入力導体を有する。また、各差動増幅器
は、その入力導体に印加する信号のバイナリ重み付け（
２進加重）値に対応する大きさの電流を流す。スイッチ
素子として動作するアナログ出力信号の特性は、ＤＡＣ
がシングルエンド型か差動型かにより異なる。

シングルエンド出力モードの場合には、各差動増幅器の
出力導体は共通負荷抵抗に接続される。

論理１に対応する電圧信号がその入力導体に印加される
と、差動増幅器は出力導体に入力ビツトの２進加重値に
対応する大きさの電流を流す。論理０に対応する電圧信
号がその入力導体に印加されるとき、差動増幅器はその
出力導体に電流を出力しない、２進加重した電流は共通
負荷抵抗から差動増幅器の出力導体に流れ込み、それに
より・その両端に入力デジタルワードの加重値に対応す
る電圧を生じる。

差動出力モードでは、各差動増幅器、は第１及び第２出
力導体を有し、これらは成る期間中いずれか一方のみ２
進加朧した電流を流す。差動増幅器の第１及び第２出力
導体は、それぞれ第１及び第２共通負荷抵抗に接続して
いる。論理１に対応する電圧信号が入力導体に印加され
ると、差動増幅器はその第１出力導体に入力ビットの２
進加重値に対応する大きさの電流を流す。論理Ｏに対応
する電圧信号が入力導体に印加されると、差動増幅器は
その人力ビットの２進加重値に対応する大きさの電流を
第２出力導体に流す、第１及び第２共通負荷抵抗に流れ
る２進加重された電流は、差動増幅器の第１及び第２出
力導体にそれぞれ流れるので、入力デジタルワードの２
進加重値に対応する差動出力電圧が両導体間に現われる
。差動モードの動作では、ＤＡＣの電圧電流出力のピー
ク・ピーク値が実質的に２倍になる。

〔発明が解決しようとする問題点〕

従来、制御された定電流源を差動増幅器に接続すること
により、差動増幅器に正しく２進加重された電流を流し
ている。各定電流源は、固定した基準電流を供給する基
準電流源によって２進加重された電流を導出している。

理想的なりＡＣでは、デジタル入力ワードの加重値のワ
ード毎の変化に対して電圧又は電流増幅が線形に変化す
る出力信号が得られる。しかし、高速ＤＡＣにおいては
、基本的に非直線動作をする高速半導体スイッチング素
子を用いるので、この理想状態から外れてしまうという
問題がある。

その結果、デジタル入力ワードが変化する毎にその変化
に対する出力電流又は電圧の変化がばらつき一定でなく
なる。

したがって、本発明の目的は、デジタル人力ワードの加
重値に高精度で追従する出力信号を生じる高速ＤＡＣを
得ることである。

本発明の他の目的は、ＩＣ化に好適な高速半導体スイッ
チング素子を用いるＤＡＣを提供することである。

本発明の更に他の目的は、制御された定電流源をトラン
ジスタ型差動増幅器と共に用い、必要な値に２進加重さ
れた電流を発生選択し、これらを合成してデジタル入力
ワードの加重値に対応する出力信号を得るＤＡＣを提供
することである。

〔発明の概略〕

本発明は、デジタル入力ワードのビットの論理状態に対
応する電圧信号が入力される複数の入力導体を有する電
流スイッチ部を具えたＤＡ、Ｃである。この電流スイッ
チ部は、その振幅がデジタル人力ワードの加重値に対応
する出力電圧を合成する。好適実施例では、電流スイッ
チ部は電流スイッチ回路として複数の差動増＋ｗ器を使
用し、各増幅器は、トランジスタ定電流源の出力に接続
されたエミッタ結合トランジスタ対より成る。

このＤＡＣは更に基準電流源を有し、これより、電流ス
イッチ部の定電流源が基準電流を得て２進加重された電
流を導出しこれを合成して出力電圧信号を生じる。この
基準電流源はインピーダンス素子すなわち抵抗を有し、
これに基準電流を流す。

その抵抗の抵抗値は、電流スイッチ回路に出力回路網と
して接続した負荷インピーダンス及びこの負荷インピー
ダンスを流れるフルスケール（最大）電流の大きさによ
って定める。このインピーダンス素子の存在により、デ
ジタル入力ワードの加重値のワード毎の変化に対する出
力電圧信号の振幅変化が安定化し均一化される。

このインピーダンス素子は、差動増幅器を構成するトラ
ンジスタの出力インピーダンス変化によるＤＡＣ利得の
変動を補償する。一定エミッタ電流が流れるバイポーラ
トランジスタの出力インピーダンスは、エミッタ接地ト
ランジスタの電流利得βとアーリー（Ｅａｒｌｙ　）電
圧Ｖ＾の関数である。

βの値は、温度変化で相当に変化し、各回路毎に異なる
。■＾は、トランジスタの特定ベース電流におけるコレ
クタ・エミッタ電圧変化（ΔＶＣε）とコレクタ電流変
化（ΔＩｃ）の比の関数である。

高速トランジスタの■＾は、極めて低く　（すなわち、
ΔＩｃ／Δ■ｃＩ！が比較的大きい）、成る程度の温度
依存性を有し、各回路毎に異なる・■＾は・ＤＡＣ回路
の利得に悪影響を与え、デジタル入力ワードの加重値の
関数としてのシングルエンド出力電圧の直線性を悪化さ
せることが判った。

好適実施例では、各差動増幅器は、それぞれ第１及び第
２負荷抵抗に接続され、両者間に差動出力電圧が現われ
るようにした第１及び第２のコレクタ出力導体を有する
。各差動増幅器を流れる２進加重された電流は、これら
のコレクタ出力導体のうちのいずれか一方を流れる。上
記のインピーダンス素子は、各差動増幅器のエミッタ結
合トランジスタと同じ動作特性及び設計のトランジスタ
と直列接続される。どの時点においてもいずれか一方の
トランジスタのみが２進加重された電流を流しているの
で、基準電流源のインピーダンス素子とトランジスタと
は、■八に起因する出力インピーダンスの変化に追従し
、これを補償する。したがって、インピーダンス素子の
値を適当に選べば、ＤＡＣの利得は安定する。出力イン
ピーダンスの変化による利得変動を軽減するこの技法は
、８ＭＯ５，ＣＭＯＳ、　ＪＦＥＴ及びＧａＡｓ　　Ｍ
ＥＳＦＥＴｖｆ−の他の素子にも適用可能である。

〔実施例〕

第１図は、本発明によるＤＡＣ（１０）の好適−実施例
を示す回路図である。　ＤＡＣ（１０）の出力導体（１
２）及び（１４）間に現われる差動出力電圧Ｖｏ−Ｖｏ
は、Ｎ個の並列ピットＸ１．Ｘ２．”・・＋ＸＮを有す
る１　１Ｆｊｌのデジタル入力ワードの加重値に対応す
るものである。デジタル入力ワードの各ビットは、相補
的論理電圧信号であり、Ｎｉｌ！の入力導体（１６ａ）
　、　　（１６ｂ）　、　”、　　（１６ｎ）及びＮ個
の入力導体（１８ａ　）　、　　（１８ｂ　）　、　＝
−。

（１８ｎ　）に印加される。。

ＤＡＣ（１０）は、Ｎ個の差動増幅器（電流スイッチ回
路）をもつ電流スイッチ部（２２）を有する。

各差動増幅器（２８）は、１対のエミッタ結合ＮＰＮ型
トランジスタとＮＰＮ型定電流源トランジスタとより成
る。各差動増幅器は、その入力導体にデジタル入力ワー
ドの１ビツトに対応する相補的論理電圧信号が入力され
、そのデジタルワードのピットの加重値に対応する２進
加重電流を生じる。

この差動増幅器により生じる２進加重電流は、負荷イン
ピーダンスすなわち抵抗（２４）及び（２６）のいずれ
か一方を流れ、それぞれ出力電圧Ｖｏ及びｖＯを住しる
。抵抗（２４）を流れる合計電流を１０で示し、抵抗（
２６）を流れる合計電流をＩ。

で示す。

第１図にはｎ個の差動増幅器（２８ａ　）　、　　（２
８ｂ　）・・・・、（２８ｎ）のうち３個のみを示すが
、これらは同様設計であり、それらの互いに対応する部
分には同じ数字符号にａ、ｂ及びｎの小文字を添えて示
しである。各数字の末尾のａ、ｂ及びｎは同じ差動増幅
器については同じ字であり、これにより特定の差動増幅
器の構成部分であることを示す。

便宜上差動増幅器（２８ａ）につき説明するが、以下の
説明は、電流スイッチ部（２２）の他の差動増幅１ａ　
（２ａｂ　）　、・・・・、（２８ｎ）についても同様
に当てはまるものである。

差動増幅器（２８ａ　）は、１対のエミッタ結合トラン
ジスタ（３０ａ　）　、　　（３２ａ　）を有し、その
入力導体（１６ａ　）　、　　（１８ａ　）に最上位ビ
ット（ＭＳＢ）ｘｌに対応する電圧信号が印、加される
。トランジスタ（３Ｑａ）のベース（３４ａ）とトラン
ジスタ（３２ａ　）のベース（３６ａ）には、それぞれ
ＭＳＢＸｌに対応する１つの論理電圧信号及び１つの相
補論理電圧信号Ｘ１及びＸｌが人力される。例えば、エ
ミッタ結合論理（ＥＣＬ）回路では、　　−０，８Ｖが
論理１に対応し、−１，ＴＶが論理０に対応する。この
条件下で、論理１電圧信号はトランジスタ（３０ａ　）
　、　　（３２ａ　）の一方を順能動領域にバイアスす
る。トランジスタ（３０ａ）のコレクタ（３８ａ　）は
負荷抵抗（２４）を介して接地し、トランジスタ（３２
ａ）のコレクタ（４０ａ）は負荷抵抗（２６）を介して
接地する。トランジスタ（３０ａ　）　。

（３２ａ）のエミッタ（４２ａ　）　、　　（４４ａ　
）は互いに共通接続して、定電流源トランジスタ（４８
ａ　）のコレクタ（４６ａ　）に接続する。トランジス
タ（４８ａ）のエミッタ（５０ａ）は、抵抗値Ｒを有す
るエミッタ抵抗（５２ａ　）を介して−５，２■電源に
接続する。

トランジスタ（４８ａ　）のベース（５４ａ　）には固
定電圧が印加され、その電圧は後述する方法で発生し、
定電流動作を促進する。差動増幅器（２８ａ）の動作は
後述する。

人力導体（１６ａ　）　、　　（１８ａ　）にそれぞれ
論理１電圧信号（すなわち−〇、８Ｖ）と論理Ｏ電圧信
号（すなわち−１，７Ｖ　）が印加されると、トランジ
スタ（３０ａ　）は項部動領域にバイアスされ、定電流
源トランジスタ（４８ａ　）の定電流Ｉがトランジスタ
（３０ａ）のコレクタ（３８ａ　）からエミッタ（４２
ａ）に流れる。この期間中、トランジスタ（３２ａ　）
は遮断領域にバイアスされる。よって、電流Ｉは抵抗（
２４）を流れ、抵抗（２６）を流れる電流がこの差動増
幅器（２８ａ）から生じることはない。

他方、入力導体（１６ａ　）　、　　（１８ａ　）にそ
れぞれ論理Ｏ及び論理１電圧信号が印加されると、トラ
ンジスタ（３２ａ）が順方向能動領域にバイアスされ、
定電流源トランジスタ（４８ａ）の電流Ｉはトランジス
タ（３２ａ）のコレクタ（４０ａ　）からエミッタ（４
４ａ　）を流れる。この期間中、トランジスタ（３０ａ
　）は遮断領域にバイアスされるので、負荷抵抗（２６
）に定電流ｌが流れ、差動増幅器（２８ａ　）により負
荷抵抗（２４）を流れる電流はない。電流ｌの大きさは
、抵抗（５２）の抵抗値Ｒ（とその両端電圧）により決
まる。電流■は、デジタル人力ワードのＭＳＢの加重値
に対応する。なお、上述の説明では、トランジスタ（３
０ａ　）　、　　（３２ａ　）及び（４８ａ　）のαパ
ラメータによる電流の減少は無視した。

差動増幅器（２８ａ　）　、　　（２８ｂ　）　、　・
・”、　　（２８ｎ　）間の差異は、各定電流源トラン
ジスタのエミッタと−５，２■電源間に接続するエミッ
タ抵抗（５２ａ　）　。

（５２ｂ）、・・・・、（５２ｎ）の抵抗値にある。こ
れらエミッタ抵抗（５２）の抵抗値は、負荷抵抗（２４
）及び（２６）のいずれかを流れる電流の２進加重値に
より決まる。すなわち、抵抗（５２ｂ）の抵抗値は２Ｒ
として、ＭＳＨの半分の加重値に対応する大きさＩ／２
の２進加重電流がこれを流れるようにする。抵抗（５２
ｎ）の抵抗値は２Ｎ−ＩＲとし、加重電流値が１／２Ｎ
−１である最下位ビット（ＬＳＢ）対応の電流が流れる
ようにする。ここで、定電流源トランジスタ（４８ａ　
）　、　　（４８ｂ　）　、・・・・。

（４８ｎ）のエミッタ電圧は等しくすることに注目され
たい。これは、トランジスタ（４８ａ　）のエミッタ面
積を最も大きくし、他のトランジスタ（４８ｂ）。

・・・・、（４８ｎ）のエミッタ面積を順次２進的に小
さくすることにより実現できる。

第１図に示す如く、ベースにデジタル六方’７−ドのビ
ットに対応する論理１電圧信号が入力されルトランシス
タ（３０ａ）　、　　（３０ｂ）　、　”、　　（３０
ｎ）のコレクタ（３８ａ　）　、　　（３８ｂ　）　、
　”、　　（３８ｎ　）は、出力導体（１２）に共通接
続して合計電流ＩＯが負荷抵抗（２４）を流れるように
する。同様に、ベースにデジタル入力ワードのビットに
対応する論理１電圧信号が人力されるトランジスタ（３
２ａ　）　。

（３２ｂ　）　、　”＝、　　（３２ｎ　）のコレクタ
（４０ａ）。

（４０ｂ　）　、　”・・、　　（４０ｎ　）も、出力
導体（１４）に共通接続して負荷抵抗（２６）に合計電
流Ｔ了を流すようにする。電流１ｏ及びＴτは、互いに
補完的であって、デジタル入力ワードが最大加重値のと
き及び最小加重値のときにそれぞれ最大値となる。Ｉｏ
！ｉｏ、すなわちデジタル入力ワードが中間加重値のと
き、出力導体＜１２）　、　　（１４）間に現われる電
圧はほぼＯになる（この入力状態下では、Ｉｏと「７の
差はＩ　ＬＳＢ相当の電流である）。

また、ＤＡＣ（１０）は固定の基準電流を生じる基準電
流源（６０）を有し、電流スイッチ部（２２）の定電流
源トランジスタ（４８ａ　）　、　　（４８ｂ　）　、
・・・・、（４８ｎ）がそれより２進加重電流を得て差
動出力電圧信号を合成する。基準電流源（６０）は演算
増幅器（６２）を含み、その反転入力（６４）は接地し
、非反転入力（６６）は基準電流（ＩＲ）発生部とイン
ピーダンス素子すなわち抵抗（７０）の接続点に接続す
る。抵抗（６８）は正の直流バイアス電圧ＶＲＥＦと直
列接続し、この抵抗（６８）に基準電４１　Ｒ＝　ＶＦ
ｕ：ｙ　／　Ｒｓｓを流す。ここに、Ｒｓｓは抵抗（６
８）の抵抗値である。演算増幅器（６２）は実効的に無
限大の開路（オープンループ）利得を有するので、その
非反転入力（６６）は仮想接地電位にある。電流ＩＲは
、全く演算増幅器（６２）には流入しない。

演算増幅器（６２）の反転入力（６４）及び負荷抵抗（
２４）　、　　（２６）の一端は、例えば接地して共通
電位とする。接地以外の電位をもつ場合には、基準電圧
■肛Ｆを調節して、接地の場合と同じ基準電流ＩＲが流
れるようにする。

演算増幅器（６２）の出力端（７２）は、ＮＰＮトラン
ジスタ（７４）　、　　（７６）及び抵抗（７０）を含
む閉ループ路を介して非反転入力（６６）に帰還接続す
る。この帰還路を流れる電流は基準電流ＩＲであり、抵
抗（７０）の抵抗値が大幅に変化してもこの電流ＩＲは
変泥しない、演算増幅器（６２）の帰還路内のトランジ
スタ（７４）　、　　（７６）及び抵抗（７０）は、次
の理由で揮大したものである。

トランジスタ（７４）は、電流スイッチ部（２２）の各
定電流源トランジスタ（４８ａ　）　、　　（４８ｂ　
）　。

・・・・、（４８ｎ）に対応するものである。演算増幅
器（６２）の出力に現われる電圧は、トランジスタ（７
４）のベース（７８）に印加すると共に各定電流源トラ
ンジスタ（４８ａ）　、　　（４８ｂ）　、　・・＝、
　　（４８ｎ）の各ベース（５４ａ　）　、　　（５４
ｂ　）　、　・・・・、　　（５４ｎ　）にも印加する
。トランジスタ（７４）のエミッタ（８０）に現われる
電圧は、エミッタ（８０）と−５，２■バイアス電源間
に接続される抵抗（８２）を流れる電流ＩＲにより設定
される。トランジスタ　（４８ａ　）　。

（４８ｂ）　、　”、　　（４８ｎ）のエミッタ　（５
０ａ）。

（５０ｂ）、・・・・、（５０ｎ）の電圧は、トランジ
スタ（７４）のエミッタ電圧と同じになる。

トランジスタ（７６）は、各差動増幅器（２８ａ　）　
。

（２８ｂ）、・・・・、（２８ｎ）のエミッタ結合トラ
ンジスタの１つと対応するものである。トランジスタ（
７６）のベース（８６）には論理１電圧（−０，８■）
を加え、これにより基準電流ＩＲがそのコレクタ（８８
）からエミッタ（９０）に流れるようにする。トランジ
スタ（７６）のベース（８６）に加える電圧は、トラン
ジスタ対（３０ａ）と（３２ａ）。

（３０ｂ）と（３２ｂ　）　、　””、　（３０ｎ　）
と（３２ｎ）の各ベースに印加する電圧のうち正方向に
最も大きい電圧と同じであるのがよい、トランジスタ（
７６）は項部動領域にバイアスされているので、トラン
ジスタ（７６）は、各差動増幅器（２８ａ）。

（２８ｂ）、・・・・、（２８ｎ）を構成するエミッタ
結合トランジスタ対の項部動領域にバイアスされる１つ
のトランジスタに対応する。

抵抗（７０）は、ＤＡＣ（１０）の導体（１２）。

（１４）に接続される負荷抵抗（２４）及び（２６）に
対応する。抵抗（７０）の値は、トランジスタ（７６）
及びエミッタ結合トランジスタ（３０ａ　）　、　　（
３０ｂ　）　。

・・”　、　　（３０ｎ　）及び（３２ａ）　、　　（
３２ｂ）　、　”。

（３２ｎ　）のアーリー電圧■＾の影響を補償するよう
選定する。その値は、第２図を参照して次に説明する方
法で計算する。

第２図は、論理１電圧信号を人力導体（１６ａ　）　。

（１６ｂ　）　、　＝”、　　（１６ｎ　）に、論理０
電圧信号を入力導体（１８ａ　）　、　　（１８ｂ　）
　、　”、　　（１８ｎ　）に印加した場合の電流スイ
ッチ部（２２）の等価回路図である。このとき、負荷抵
抗（２４）には最大電流が流れ、負荷抵抗（２６）には
電流が流れない。

負荷抵抗（２４）の両端電圧ｖＯは最高値となり、負荷
抵抗（２６）の両端電圧７丁は最低値（−０）となる、
同様にして、電流１ｏは最大値となり、１ｏはＯになる
。

第２図において、上述した入力信号状態では、出力導体
（１２）に流入する電流は、大きさＩＭＡＸの定電流源
からの電流が並列インピーダンスＲ。

及びＲＬに流れていると模することができる。ここに、
Ｒｏは差動増幅器（２８ａ　＞　、　　（２８ｂ　）　
、　”・・、（２８ｎ）に存在する等価出力インピーダ
ンス、Ｒしは負荷抵抗（２４）の抵抗値を表わす、Ｒｏ
は前述したアーリー電圧によるものであり、その存在に
より、Ｖｏの値がアーリー電圧効果のない場合に比して
小さくなる。トランジスタ（７６）のアーリー電圧は、
ＩＮＡＸの値をそれがない場合よりも大きくする。電流
１ｏがその最大値ＩＭＡＸのとき、電圧Ｖｏは次式で与
えられる。

Ｖｏ　　＝　　（Ｉｏ　　＋１ｏ）　　Ｘ　　（ＲＬ　
　ＸＲＯ）／　　（ＲＬ　　＋Ｒｏ）、：１１．１ＡＸ
　ＸＲＬ　　　　・　・　・i１１目的は、上述した入力状態下で、抵抗（７０）の両端電
圧を抵抗（２４）の両端電圧と等しくし、トランジスタ
（７６）のコレクタ（８８）の電圧をトランジスタ（３
０ａ　）のコレクタ電圧（３８ａ　）と等しくすること
である。抵抗（７０）の両端電圧はＩＲＸＲｖｏである
。ここに、Ｒｖｏは抵抗（７０）の抵抗値であり、次式
で計算できる。

Ｒ７ｏ−１１１１ＡＸ　ＸＲＬ　／　ＩＲ・・１２）ト
ランジスタ（７６）とトランジスタ（３０ａ）。

（３０ｂ）、・・・・、（３０ｎ）のコレクタ・エミッ
タ間電圧は、抵抗（７０）の計算値に対し同じである。

上式（２）の計算値をもつ抵抗（７０）は、差動電圧す
なわち（Ｖｏ−Ｖｏ）をデジタル入力ワードのすべての
加重値についてみたとき、アーリー電圧を補償すること
が確かめられた６代表的なＲＬＩＩｌ、ＩＡｘ＋ＩＲの
値は、それぞれ５０Ω、ｌ０Ｘ（１−２１−’）ｍＡ及
び５ｍＡである。よって、抵抗（７０）の抵抗値は８丁
０＝１００Ωとなる。

電流スイッチ部（２２）と基準電流源（６０）の互いに
対応する素子両端の電圧がそれぞれ等しいことは、容易
に理解されよう、これにより、トランジスタの出力イン
ピーダンスの変化によるＤＡＣ（１０）の利得の変動が
排除できる。電流スイッチ部（２２）の定電流源で生じ
る２通知重された電流は、基準電流源（６０）から導出
されるので、例えばトランジスタ（７４）及び（７６）
のα”／＜５メータの変化によるＩ　Ｒ１とＩＲ２の変
化に対して一様に変化する。（ここで、電流ＩＲ１は、
トランジスタ（７６）のエミッタ（９０）を流れる電流
でＩＲ／αである。また、電流ＩＲ２は、トランジスタ
（７４）のエミッタ（８０）を流れる電流でＩＲ／α２
である。）以上、本発明によるＤＡＣを経通−実施例について説明
したが、本発明は、特許請求の範囲に記載の要旨から逸
脱することなく種々の変形、変更をしうるものである０
例えば、ＤＡＣ（１０）の出力はシングルエンド出力モ
ードで動作させてもよい、その場合には、デジタル入力
ワードの加重値に対する出力信号の精度が差動モードに
比して多少悪化する。更に、２通知重した電流は、従来
のＲ−２Ｒ低抵抗路網により得てもよい、電流源は、順
次スイッチングする同じ電流源のアレイとこれに関連す
るデコーディング回路とにより実現することも可能であ
る。かような回路は、［セグメント型ＤＡＣＪと呼ばれ
ることもある。最後に、本発明は、バイポーラトランジ
スタ以外の半導体素子にも通用可能である。よって、本
発明はこれら種々の変形・変更例をも含むものと解すべ
きである。

〔発明の効果〕

本発明のＤＡＣは、定電流源トランジスタ、電流スイッ
チ回路及び出力回路網を有するＤＡＣの定電流源トラン
ジスタのベースを、定電流源トランジスタ、電流スイッ
チ用トランジスタにそれぞれ対応するトランジスタの直
列回路及び直列抵抗を有する回路をもつ基準電流源で駆
動するので、温度変化及びトランジスタのアーリー電圧
効果に関係なくデジタル入力ワード毎の利得が均一化さ
れ正確な動作が高速動作時にも得られる。

【図面の簡単な説明】

第１図は本発明によるＤＡＣの経通−実施例を示す回路
図、第２図は第１図の動作説明用の等価回路図である。（３０，３２）・・・・電流スイッチ回路、（４８）・
・・・定電流源トランジスタ、（２４，２６）・・・・
出力回路網、（６０）・・・・基準電流源、（６２）・
・・・増幅器、（７０）・・・・直列抵抗、（７４，７
６）・・・・定電流源トランジスタ及び電流スイッチ回
路のトランジスタにそれぞれ対応するトランジスタの直
列回路。

Claims

【特許請求の範囲】定電流源トランジスタの出力側に接続され、デジタル入
力信号に応じて駆動される複数個のトランジスタ電流ス
イッチ回路と、該電流スイッチ回路の出力側に接続された出力回路網と
、上記定電流源トランジスタのベースを駆動する基準電流
源とを具え、該基準電流源は、上記定電流源トランジスタ及び上記電
流スイッチ回路のトランジスタにそれぞれ対応するトラ
ンジスタの直列回路及び直列抵抗より成る負帰還路を含
む増幅器で構成されることを特徴とするデジタル・アナ
ログ変換器。