JPS6328178A - 映像信号の情報信号読み取り回路 - Google Patents
映像信号の情報信号読み取り回路Info
- Publication number
- JPS6328178A JPS6328178A JP61172564A JP17256486A JPS6328178A JP S6328178 A JPS6328178 A JP S6328178A JP 61172564 A JP61172564 A JP 61172564A JP 17256486 A JP17256486 A JP 17256486A JP S6328178 A JPS6328178 A JP S6328178A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- video signal
- bits
- video
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)
- Management Or Editing Of Information On Record Carriers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はビデオディスクプレーヤーのピクテヤーナンノ
々−の読み取り回路に使用して好適な映像信号の情報信
号読み取り回路に関する。
々−の読み取り回路に使用して好適な映像信号の情報信
号読み取り回路に関する。
本発明はビデオディスクプレーヤーのピクチャーナンバ
ーの読み取り回路に使用して好適な映像信号の情報信号
読み取り回路であって、垂直帰線期間の所定水平期間に
所定ビット数の情報信号（例えばピクチャーナンノ々−
信号）が挿入された映倫信号が供給されるデータレジス
タと、この映像信号の１水平期間毎のビット数を計数す
るカウンタとを有し、このカウンタの１水平期間の計数
が上記所定ビット数と一致したとき、このデータ ル
ジスタを読み取る様にしたことＫよシ、例えばビデオデ
ィスクプレーヤーの速度変動に係シなく常に正しい情報
を得ることができる。
ーの読み取り回路に使用して好適な映像信号の情報信号
読み取り回路であって、垂直帰線期間の所定水平期間に
所定ビット数の情報信号（例えばピクチャーナンノ々−
信号）が挿入された映倫信号が供給されるデータレジス
タと、この映像信号の１水平期間毎のビット数を計数す
るカウンタとを有し、このカウンタの１水平期間の計数
が上記所定ビット数と一致したとき、このデータ ル
ジスタを読み取る様にしたことＫよシ、例えばビデオデ
ィスクプレーヤーの速度変動に係シなく常に正しい情報
を得ることができる。
一般にビデオディスクに記録されている映像信号に於い
ては、第２図Ａに示す如くその垂直帰線期間の垂直同期
信号（１）よシ第１７番目の水平期間と第１８番目の水
平期間に夫々第２図Ｂに示す如き２４ビツトの／Ｓイフ
エイズコード（ビット期間ＴＢの中央部で立上るものが
１″、この中央部で立下るものが１０”である。）に依
シピクチャーナンノ々−を示すディジタル信号のピクチ
ャーナンノ々−信号（２）が挿入されておシ、このピク
チャーナンノ々−信号（２）によυビデオディスクの所
望映像信号の記録位置を容易に選定することができる。
ては、第２図Ａに示す如くその垂直帰線期間の垂直同期
信号（１）よシ第１７番目の水平期間と第１８番目の水
平期間に夫々第２図Ｂに示す如き２４ビツトの／Ｓイフ
エイズコード（ビット期間ＴＢの中央部で立上るものが
１″、この中央部で立下るものが１０”である。）に依
シピクチャーナンノ々−を示すディジタル信号のピクチ
ャーナンノ々−信号（２）が挿入されておシ、このピク
チャーナンノ々−信号（２）によυビデオディスクの所
望映像信号の記録位置を容易に選定することができる。
この場合このピクチャーナンノー信号（２）の第１番目
のビットは常に１″となる如く決められている。図に於
いて（１ａ）は水平同期信号である。
のビットは常に１″となる如く決められている。図に於
いて（１ａ）は水平同期信号である。
従来斯るビデオディスクよシの映像信号のピクチャーナ
ンノ々−信号（２）を読み取るのに第３図に示す如きピ
クチャーナン・々−倍信号み取り回路が使用されていた
。この第３図に於いて、（３）は垂直帰線期間の垂直同
期信号（１）よシ第１７及び第１８番目の水平期間にピ
クテヤーナンノ々−信号（２）が挿入されたビデオディ
スクよシ再生した映像信号が供給される映像信号入力端
子を示し、この映像信号入力端子（３）に供給される映
像信号を所定レベルでスライスしてディジタル信号であ
るピクチャーナン、６−信号（２）の雑音を除去するス
ライサー（４）を介してダート回路（５）に供給すると
共にこの映像信号入力端子（３）Ｋ供給される映像信号
を垂直同期分離回路（６）に供給し、この垂直同期分離
回路（６）の出力側に得られる垂直同期信号（１）を１
６水平期間１６Ｈの遅延回路を構成するモノマルチノロ
イブレータ（７）に供給し、このモノマルチ−々イブレ
ータ（７）の１６水平期間１６Ｈ遅延した信号を１水平
期間のダート信号を得る為のモノマルチノロイブレータ
（８）に供給する。
ンノ々−信号（２）を読み取るのに第３図に示す如きピ
クチャーナン・々−倍信号み取り回路が使用されていた
。この第３図に於いて、（３）は垂直帰線期間の垂直同
期信号（１）よシ第１７及び第１８番目の水平期間にピ
クテヤーナンノ々−信号（２）が挿入されたビデオディ
スクよシ再生した映像信号が供給される映像信号入力端
子を示し、この映像信号入力端子（３）に供給される映
像信号を所定レベルでスライスしてディジタル信号であ
るピクチャーナン、６−信号（２）の雑音を除去するス
ライサー（４）を介してダート回路（５）に供給すると
共にこの映像信号入力端子（３）Ｋ供給される映像信号
を垂直同期分離回路（６）に供給し、この垂直同期分離
回路（６）の出力側に得られる垂直同期信号（１）を１
６水平期間１６Ｈの遅延回路を構成するモノマルチノロ
イブレータ（７）に供給し、このモノマルチ−々イブレ
ータ（７）の１６水平期間１６Ｈ遅延した信号を１水平
期間のダート信号を得る為のモノマルチノロイブレータ
（８）に供給する。
従ってこのモノマルチノロイブレータ（８）の出力側に
は垂直同期信号（１）より第１７番目の水平期間に相当
するダート信号が得られる。このモノマルチ・々イブレ
ータ（８）の出力側に得られるダート信号をダート回路
（５）に供給して、このｙ−ト回路（５）を垂直同期信
号（１）よ）第１７番目の水平期間毎に導通とし、その
他の期間を不導通とする。このダート回路（５）の出力
信号を例えば２４ピツトのデータレジスタ（９）に供給
し、このデータレジスタ（９）をデコーダα■によシ読
み取る如くする。従ってこの第３図例に於いては垂直同
期信号（１）よシ第１７番目の水平期間に挿入されたピ
クチャーナンノ々−信号（２）を読み取ることができる
。
は垂直同期信号（１）より第１７番目の水平期間に相当
するダート信号が得られる。このモノマルチ・々イブレ
ータ（８）の出力側に得られるダート信号をダート回路
（５）に供給して、このｙ−ト回路（５）を垂直同期信
号（１）よ）第１７番目の水平期間毎に導通とし、その
他の期間を不導通とする。このダート回路（５）の出力
信号を例えば２４ピツトのデータレジスタ（９）に供給
し、このデータレジスタ（９）をデコーダα■によシ読
み取る如くする。従ってこの第３図例に於いては垂直同
期信号（１）よシ第１７番目の水平期間に挿入されたピ
クチャーナンノ々−信号（２）を読み取ることができる
。
然しなから斯る第３図例に於いては遅延時間が一定１６
Ｈの遅延回路（７）を使用しておシ、ビデオデ、イスク
プレーヤーに於いてモータの立ち上が９時等駆動モータ
がサーがロックしていないときには映像信号の時間的長
さが一定とならず変動するのでピクチャーナンノ々−信
号（２）の挿入されている時′ 量的位置が変動し、
このときはダート回路（５）よシデータレジスタ（９）
に供給される信号はピクチャーナンノ々−信号（２）で
はなくなシ、正しくピクチャーナンノ々−信号（２）を
読むことができず、正しい情報を得ることができない不
都合があった。
Ｈの遅延回路（７）を使用しておシ、ビデオデ、イスク
プレーヤーに於いてモータの立ち上が９時等駆動モータ
がサーがロックしていないときには映像信号の時間的長
さが一定とならず変動するのでピクチャーナンノ々−信
号（２）の挿入されている時′ 量的位置が変動し、
このときはダート回路（５）よシデータレジスタ（９）
に供給される信号はピクチャーナンノ々−信号（２）で
はなくなシ、正しくピクチャーナンノ々−信号（２）を
読むことができず、正しい情報を得ることができない不
都合があった。
本発明は斯る点に鑑み映像信号の時間的変動に係シなく
、常に正しい情報を得ることができる様にすることを目
的とする。
、常に正しい情報を得ることができる様にすることを目
的とする。
本発明映像信号の情報信号読み取り回路は第１図に示す
如く垂直帰線期間の所定水平期間に所定ビット数の情報
信号が挿入された映像信号が供給されるデータレジスタ
（９）と、この映像信号の１水平期間毎のビット数を計
数するカウンタαＶとを有し、このカウンタ（１１１の
１水平期間の計数がこの所定ビット数と一致したときこ
のデータレジスタ（９）を読み取る様にしたものである
。
如く垂直帰線期間の所定水平期間に所定ビット数の情報
信号が挿入された映像信号が供給されるデータレジスタ
（９）と、この映像信号の１水平期間毎のビット数を計
数するカウンタαＶとを有し、このカウンタ（１１１の
１水平期間の計数がこの所定ビット数と一致したときこ
のデータレジスタ（９）を読み取る様にしたものである
。
本発明に依れば情報信号のビット数をカウンタαＤで計
数して、情報信号かどうかを判別しているので、映像信
号の時間的変動に関係なく常に正しく読み取ることがで
き、常に正しく・情報を得ることができる。
数して、情報信号かどうかを判別しているので、映像信
号の時間的変動に関係なく常に正しく読み取ることがで
き、常に正しく・情報を得ることができる。
以下第１図を参照しながら本発明映像信号の情報信号読
み取り回路の一実施例につき説明しよう。
み取り回路の一実施例につき説明しよう。
この第１図に於いて第３図に対応する部分には同一符号
を付し、その詳細説明は省略する。
を付し、その詳細説明は省略する。
第１図例に於いては映像信号入力端子（３）に供給され
る第２図Ａに示す如き垂直帰線期間の垂直同期信号（１
）より第１７及び第１８番目の水平期間にピクチャーナ
ンノ々−信号（２）が挿入されたビデオディスフより再
生した映像信号をスライサー（４）を介してスイッチ回
路（１２１に供給する。この場合、このピクチャーナン
ノ々−信号（２）は１水平期間に第２図Ｂに示す如く２
４ピツトの／々イアエイズコードのディジタル信号でピ
クチャーナン／々−を指示する如くなしたものである。
る第２図Ａに示す如き垂直帰線期間の垂直同期信号（１
）より第１７及び第１８番目の水平期間にピクチャーナ
ンノ々−信号（２）が挿入されたビデオディスフより再
生した映像信号をスライサー（４）を介してスイッチ回
路（１２１に供給する。この場合、このピクチャーナン
ノ々−信号（２）は１水平期間に第２図Ｂに示す如く２
４ピツトの／々イアエイズコードのディジタル信号でピ
クチャーナン／々−を指示する如くなしたものである。
またこの映像信号入力端子（３）に供給される映像信号
を垂直同期分離回路（６）に供給し、この垂直同期分離
回路（６）の出力側に得られる垂直同期信号を例えば１
０水千期間の遅延回路を構成するモノマルチノ々イブレ
ータ（１３に供給し、このモノマルテノ々イブレータσ
Ｊの出力信号の立下シによシスイッチ回路（１２をオン
とする如くする。従ってこのスイッチ回路σ２は垂直同
期信号（１）よシ１０水千期間１０Ｈ後にオンとなる。
を垂直同期分離回路（６）に供給し、この垂直同期分離
回路（６）の出力側に得られる垂直同期信号を例えば１
０水千期間の遅延回路を構成するモノマルチノ々イブレ
ータ（１３に供給し、このモノマルテノ々イブレータσ
Ｊの出力信号の立下シによシスイッチ回路（１２をオン
とする如くする。従ってこのスイッチ回路σ２は垂直同
期信号（１）よシ１０水千期間１０Ｈ後にオンとなる。
この場合、スイッチ回路α２を映像信号に時間変動があ
ってもピクチャーナンバー信号（２）の挿入部即ち垂直
同期信号（１）よシ第１７番目の水平期間の検出に関係
ない時間早く、本例では垂直同期信号（１）よシ１０水
千期間後にオンとする如くしている。また映像信号入力
端子（３）に供給される映像信号を水平同期分離回路Ｉ
に供給する。このスイッチ回路任２の出力側に得られる
所定レベルでスライスされた映像信号をデータレジスタ
（９）に供給すると共にクロック信号発生回路（ｉｓに
供給する・このクロック信号発生回路（Ｌ９はノクルス
の立上シ及び立下シの両方によシトリガされる両エツジ
トリガのモノマルチ／々イブレータで構成し、このモノ
マルテノ々イブレータの時定数をピクチャーナンバ々る
。この場合、このモノマルテノ々イブレータの時定数を
３ＴＢとしたときには映像信号の時間的変動が±２５チ
までは良好に動作させることができる。
ってもピクチャーナンバー信号（２）の挿入部即ち垂直
同期信号（１）よシ第１７番目の水平期間の検出に関係
ない時間早く、本例では垂直同期信号（１）よシ１０水
千期間後にオンとする如くしている。また映像信号入力
端子（３）に供給される映像信号を水平同期分離回路Ｉ
に供給する。このスイッチ回路任２の出力側に得られる
所定レベルでスライスされた映像信号をデータレジスタ
（９）に供給すると共にクロック信号発生回路（ｉｓに
供給する・このクロック信号発生回路（Ｌ９はノクルス
の立上シ及び立下シの両方によシトリガされる両エツジ
トリガのモノマルチ／々イブレータで構成し、このモノ
マルテノ々イブレータの時定数をピクチャーナンバ々る
。この場合、このモノマルテノ々イブレータの時定数を
３ＴＢとしたときには映像信号の時間的変動が±２５チ
までは良好に動作させることができる。
またこのときスイッチ回路α２の出力側に得られるピク
チャーナンノ々−信号（２）は第２図Ｂに示す如く第１
番目のビットが中央部が立上がる“１”となっているの
で、このクロック発生回路（１５Ｊの出力側には第２図
Ｃに示す如くピクチャーナン・々−信号の立上シ及び立
下シでトリガされた・ぞルス幅ＩＴＢのクロツクノルス
が得られる。このクロック発生回路αＳの出力側に得ら
れるクロックツぞルスをクロック信号としてデータレジ
スタ（９）Ｋ供給すると共、に、このクロックツぐルス
を計数信号としてカウンタ（Ｌｌｌに供給する。このカ
ウンタ（１１１は水平同期分離回路ａ４よシの水平同期
信号（１ａ）によりリセットする如くなされ、ｌ水平期
間のクロックツ４ルスの数を計数する如くなされている
。このカウンタ（１１１の出力信号を取捨判別回路σＧ
に供給する。この取捨判別回路αｅに於いては水平同期
信号（１ａ）が供給される毎にカウンタ（１１１のリセ
ット直前の計数値と設定値本例では「２４」とを比較し
、これが一致したときには一致信号を出力し、この一致
信号によシデータレノスタ（９）を読み取る様に指令す
ると共にこの一致信号によシスイッチ回路α２をオフと
する如くする。その他は第３図と同様に構成する。
チャーナンノ々−信号（２）は第２図Ｂに示す如く第１
番目のビットが中央部が立上がる“１”となっているの
で、このクロック発生回路（１５Ｊの出力側には第２図
Ｃに示す如くピクチャーナン・々−信号の立上シ及び立
下シでトリガされた・ぞルス幅ＩＴＢのクロツクノルス
が得られる。このクロック発生回路αＳの出力側に得ら
れるクロックツぞルスをクロック信号としてデータレジ
スタ（９）Ｋ供給すると共、に、このクロックツぐルス
を計数信号としてカウンタ（Ｌｌｌに供給する。このカ
ウンタ（１１１は水平同期分離回路ａ４よシの水平同期
信号（１ａ）によりリセットする如くなされ、ｌ水平期
間のクロックツ４ルスの数を計数する如くなされている
。このカウンタ（１１１の出力信号を取捨判別回路σＧ
に供給する。この取捨判別回路αｅに於いては水平同期
信号（１ａ）が供給される毎にカウンタ（１１１のリセ
ット直前の計数値と設定値本例では「２４」とを比較し
、これが一致したときには一致信号を出力し、この一致
信号によシデータレノスタ（９）を読み取る様に指令す
ると共にこの一致信号によシスイッチ回路α２をオフと
する如くする。その他は第３図と同様に構成する。
本例は上述の如く構成されているので、今映像信号入力
端子（３）にビデオディスクよ〕再生した第２図Ａに示
す如き垂直帰線期間の垂直同期信号（１）より第１７及
び第１８番目の水平期間にピクチャーナンバー信号（２
）が挿入された映像信号が供給されたときはこの映像信
号がスライサー（４）を介してスイッチ回路ｒ１２に供
給されると共に、この映像信号の垂直同期信号（１）よ
シ第１７番目の水平期間よシかなシ前のｌＯ水水側期間
後このスイッチ回路σ２をオンとして、このスライサー
（４）よシの映像信号がデータレジスタ（９）及びクロ
ック発生回路（１９に供給される。この場合にスイッチ
回路α２の出力側に第２図Ｂに示す如き第１７番目の水
平期間のピクチャーナンバー信号（２）が得られたとき
はクロック発生回路σ９の出力側に第２図Ｃに示す如き
クロック・ぞルスが得られ、このクロックツ４ルスが７
’−ｐｖレジスタ９）及びカウンタ（１１１に供給され
、このカウンタ（Ｉｌｌの１水平期間の計数値がピクチ
ャーナンノ々−信号（２）のビット数例えば「２４」で
あったときに取捨判別回路σＱよシ一致信号を出力して
このときデータレジスタ（９）を読み取ると共に、この
一致信号によりスイッチ回路Ｃ１３をオフとする。この
場合筒１７番目の水平期間のピクチャーナンノ々−信号
（２）によ）一致信号が得られないときにはスイッチ回
路Ｑ３はオンのままなので第１８番目の水平期間のピク
チャーナンバー信号（２）を上述同様にしてこれを読ろ
取る動作を行う。またピクテヤーナン・々−信号以外の
部分では取捨判別回路■の出力側に一致信号が得られな
いのでデータレジスタ（９）を読み取ることがない。
端子（３）にビデオディスクよ〕再生した第２図Ａに示
す如き垂直帰線期間の垂直同期信号（１）より第１７及
び第１８番目の水平期間にピクチャーナンバー信号（２
）が挿入された映像信号が供給されたときはこの映像信
号がスライサー（４）を介してスイッチ回路ｒ１２に供
給されると共に、この映像信号の垂直同期信号（１）よ
シ第１７番目の水平期間よシかなシ前のｌＯ水水側期間
後このスイッチ回路σ２をオンとして、このスライサー
（４）よシの映像信号がデータレジスタ（９）及びクロ
ック発生回路（１９に供給される。この場合にスイッチ
回路α２の出力側に第２図Ｂに示す如き第１７番目の水
平期間のピクチャーナンバー信号（２）が得られたとき
はクロック発生回路σ９の出力側に第２図Ｃに示す如き
クロック・ぞルスが得られ、このクロックツ４ルスが７
’−ｐｖレジスタ９）及びカウンタ（１１１に供給され
、このカウンタ（Ｉｌｌの１水平期間の計数値がピクチ
ャーナンノ々−信号（２）のビット数例えば「２４」で
あったときに取捨判別回路σＱよシ一致信号を出力して
このときデータレジスタ（９）を読み取ると共に、この
一致信号によりスイッチ回路Ｃ１３をオフとする。この
場合筒１７番目の水平期間のピクチャーナンノ々−信号
（２）によ）一致信号が得られないときにはスイッチ回
路Ｑ３はオンのままなので第１８番目の水平期間のピク
チャーナンバー信号（２）を上述同様にしてこれを読ろ
取る動作を行う。またピクテヤーナン・々−信号以外の
部分では取捨判別回路■の出力側に一致信号が得られな
いのでデータレジスタ（９）を読み取ることがない。
本例は上述の如く水平同期信号（１ａ）と水平同期信号
（１ａ）との間のピクチャーナン・々−倍信号２）のビ
ット数を計数して正誤を判断し、正しいときにピクチャ
ーナンノ々−信号を読み取っているので、映像信号に時
間的変動があってもピクチャーナンバー信号（２）のビ
ット数は変ることがなく、常に正しいピクテヤーナンノ
々−信号（２）を読み取ることができ、常に正しい情報
を得ることが出来る。
（１ａ）との間のピクチャーナン・々−倍信号２）のビ
ット数を計数して正誤を判断し、正しいときにピクチャ
ーナンノ々−信号を読み取っているので、映像信号に時
間的変動があってもピクチャーナンバー信号（２）のビ
ット数は変ることがなく、常に正しいピクテヤーナンノ
々−信号（２）を読み取ることができ、常に正しい情報
を得ることが出来る。
尚、上述実施例に於いては垂直帰線期間に挿入されたピ
クチャーナンノ々−信号を読み取る例につき述べたが、
垂直帰線期間に挿入された、その他の情報信号を読み取
る場合にも本発明が使用できることは勿論である。また
上述例ではディジタル信号としてノ々イフエイズコード
を使用した例につき述べたが、この代シにその他のビッ
ト数の計数できるコードを使用するものであれば良いこ
とは勿論である。また本発明は上述実施例に限らず本発
明の要旨を逸脱することなく、その他種々の構成が取り
得ることは勿論である。
クチャーナンノ々−信号を読み取る例につき述べたが、
垂直帰線期間に挿入された、その他の情報信号を読み取
る場合にも本発明が使用できることは勿論である。また
上述例ではディジタル信号としてノ々イフエイズコード
を使用した例につき述べたが、この代シにその他のビッ
ト数の計数できるコードを使用するものであれば良いこ
とは勿論である。また本発明は上述実施例に限らず本発
明の要旨を逸脱することなく、その他種々の構成が取り
得ることは勿論である。
本発明に依れば情報信号のビット数を計数して情報信号
かどうかを判別しているので、映像信号の時間的変動に
関係なく常に正しく読み取ることができ、常に正しい情
報を得ることができる利益がある。
かどうかを判別しているので、映像信号の時間的変動に
関係なく常に正しく読み取ることができ、常に正しい情
報を得ることができる利益がある。
第１図は本発明映像信号の情報信号読み取り回路の一実
施例を示す構成図、第２図は本発明の説明に供する線図
、第３図は従来の映像信号の情報信号読み取り回路の例
を示す構成図である。 （２）はピクテヤーナンノ々−信号、（３）は映像信号
入力端子、（６）は垂直同期分離回路、（９）はデータ
レジスタ、αυはデコーダ、ｔｌｌｌはカウンタ、（１
ｚはスイッチ回路、α楊は水平同期分離回路、αシはク
ロック発生回路、αＧは取捨判別回路である。 ！４ 本発明映像信号の惰転イ言＋銃み取すロ路のイ列第１図 ィ芝 東め ８央イ象イ盲うト＾七負 〒炙イｉ号Ｊ言
迅２ｔ 耳えり ε］８トの４り・１第３図
施例を示す構成図、第２図は本発明の説明に供する線図
、第３図は従来の映像信号の情報信号読み取り回路の例
を示す構成図である。 （２）はピクテヤーナンノ々−信号、（３）は映像信号
入力端子、（６）は垂直同期分離回路、（９）はデータ
レジスタ、αυはデコーダ、ｔｌｌｌはカウンタ、（１
ｚはスイッチ回路、α楊は水平同期分離回路、αシはク
ロック発生回路、αＧは取捨判別回路である。 ！４ 本発明映像信号の惰転イ言＋銃み取すロ路のイ列第１図 ィ芝 東め ８央イ象イ盲うト＾七負 〒炙イｉ号Ｊ言
迅２ｔ 耳えり ε］８トの４り・１第３図
Claims (1)
- 垂直帰線期間の所定水平期間に所定ビット数の情報信
号が挿入された映像信号が供給されるデータレジスタと
、該映像信号の１水平期間毎のビット数を計数するカウ
ンタとを有し、該カウンタの１水平期間の計数が上記所
定ビット数と一致したとき上記データレジスタを読み取
る様にしたことを特徴とする映像信号の情報信号読み取
り回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61172564A JP2823015B2 (ja) | 1986-07-22 | 1986-07-22 | 映像信号の情報信号読み取り回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61172564A JP2823015B2 (ja) | 1986-07-22 | 1986-07-22 | 映像信号の情報信号読み取り回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6328178A true JPS6328178A (ja) | 1988-02-05 |
| JP2823015B2 JP2823015B2 (ja) | 1998-11-11 |
Family
ID=15944181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61172564A Expired - Lifetime JP2823015B2 (ja) | 1986-07-22 | 1986-07-22 | 映像信号の情報信号読み取り回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2823015B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2661775A1 (fr) * | 1990-05-04 | 1991-11-08 | Telemecanique | Contacteur-disjoncteur. |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55120273A (en) * | 1979-03-09 | 1980-09-16 | Matsushita Electric Ind Co Ltd | Recording and reproducing device |
-
1986
- 1986-07-22 JP JP61172564A patent/JP2823015B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55120273A (en) * | 1979-03-09 | 1980-09-16 | Matsushita Electric Ind Co Ltd | Recording and reproducing device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2661775A1 (fr) * | 1990-05-04 | 1991-11-08 | Telemecanique | Contacteur-disjoncteur. |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2823015B2 (ja) | 1998-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0544235B2 (ja) | ||
| US5025496A (en) | Odd/even field detector for video signals | |
| JPS5687237A (en) | Optical recording and reproducing or reproducing device | |
| US4888649A (en) | Noncopiably recorded videotape and noncopiably videotape-recording system | |
| JPS5511618A (en) | Reproduced signal process system for rotary magnetic medium recorder/reproducer | |
| JPS6016027B2 (ja) | タイムコ−ド読取装置 | |
| JPS6221432B2 (ja) | ||
| JPS6016028B2 (ja) | タイムコ−ド読取装置 | |
| US4598169A (en) | System for detecting a marker signal inserted in an information signal | |
| JPH05130568A (ja) | ビデオ信号処理装置 | |
| JP2823015B2 (ja) | 映像信号の情報信号読み取り回路 | |
| JPS6049981B2 (ja) | 記録媒体の走行方向検出装置 | |
| US5200862A (en) | Eliminating signal quality deteriorations in a reproduced still image | |
| US5019914A (en) | System for recording and/or transmitting binary information at a high data rate via known means for recording and/or transmitting video information, and for decoding the digital data | |
| JPH0134513B2 (ja) | ||
| JPH0134512B2 (ja) | ||
| JPS6074883A (ja) | 画像記録再生方式 | |
| JPH03154593A (ja) | Ｖｔｒの再生モード識別回路 | |
| JPH0453365A (ja) | フィールド判定補正装置 | |
| JPS6123494A (ja) | ビデオ信号再生装置 | |
| JPH02246685A (ja) | 同期信号発生装置 | |
| JPS6087573A (ja) | フイ−ルド判別回路 | |
| KR870000047B1 (ko) | 비디오 테이프 레코더의 제어신호기록 및 재생시스템 | |
| JP2630781B2 (ja) | スチル画像再生装置 | |
| SU1336269A1 (ru) | Устройство записи-воспроизведени сигналов цветного телевидени |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |