JPS63283130A - 荷電ビ−ム描画方法及び描画装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分″Ｅ） 本発明は、ステージ連続送りラスタスキャン方式の荷電
ビーム描画技術に係わり、特に大形基板の描画に適した
荷電ビーム描画方法及び描画装置に関する。

（従来技術） ラスタスキャン方式電子ビーム描画の基本は、全描画エ
リアに画素（ビクセル）を敷きつめたと仮定し、画素の
明と暗をロジカルの１ビツト情報と対応させ、テレビジ
ョン画面作成と類似の主走査と副走査の組合わせで被描
画基板面に画素サイズと略同−の直径を持つビームをラ
スタスキャンする。これと同期させて、掃出す画像デー
タ（１ビツトシリアルデータ）でビームをオン・オフし
て点−線一画と画素を敷きつめて、所望パターンを描画
する。

画素の集合として表現される描画データ（ビットパター
ン）は、ラスタスキャン描画を実行する上での最終的情
報形態であるが、この形態は膨大な情報量となる。例え
ば、１０ａ＋ｍＸ　ｌＯｍａ＋の小エリアでも　０．５
μｍの画素サイズでディジタイズすると、その情報量は
４００Ｍバイトにもなる。このように情報量が多くなる
ビットパターンでは、全描画エリアのデータを準備して
描画することは実用的に不可能である。それは、数１０
Ｇバイト容量のディスクが必要なことと、ディスク転送
速度が描画速度のネックになり、高速描画が実現できな
いためである。そこで、ディスクにストアする図形デー
タ形式としては、ビットパターンの１／１００オーダの
データ量に圧縮できる幾何学的表現形式を用いている。

第１１図は、従来から実用化されている大容量バッファ
付電子ビーム描画装置の代表例を示す図であり、図中１
０１はＣＰＵ、１０２は主メモリ、１０３はディスク、
１０４はビット変換ユニット、１０５は大容量バッファ
、１０６は読出し制御ユニット、１０７は電子光学鏡筒
を示している。ディスク１０３には幾何学表現形式の図
形データが準備されている。描画開始により、ステージ
連続走行１回分の図形データをディスク１０３−主メモ
リ１０２経由でビット変換ユニット１０４に入力し、ビ
ットパターンに変換して大容量バッファ１０５にストア
する。

その後、ステージを走行し、位置測定ユニット（図示せ
ず）がステージ位置を検出しながら発生するタイミング
信号に同期をとり、読出し制御ユニット１０６が大容量
バッファ１０５から逐次にビットパターンを読出し、ラ
スタデータを電子光学鏡筒１０７のブランキング用偏向
器に送出する。

第１２図は描画エリアとステージ走行との関係を示す模
式図である。ステージ１回の連続走行で描画できる帯状
のエリアをストライブと呼ぶが、第１２図（ａ）はスト
ライプ長を描画エリア一杯にした最も効率の良い描画法
である。バッファの容量が十分て、１ストライブ分のビ
ットパターンをストアできる場合である。第１２図（ｂ
）はバッファ容量が不足で、バッファ容量から拘束され
るストライプ長に分割して描画する方法で、ステージの
折返し数が増加して描画時間は長くなる。フォトマスク
描画のように小エリアで定義されるパターンの繰返し配
列であれば、バッファ容量が左程大きくなくても第１２
図（ａ）の方法で描画できる。

第１１図の方式の利点は、高密度パターンであっても描
画可能であることである。即ち、一旦ビットパターンを
バッファに準備してからステージ走行する訳で、ビット
変換に時間を多く費やしたとしても描画不能にはならな
い。欠点は、大容量バッファを必要とすることである。

特に、大型半導体ディスプレイ製作用のマスクやテレビ
ジョン用シャドウマスク原板のように、例えば５００ｍ
ｍ口程度の描画エリアを描画する場合、ストライプ幅を
５１２ビツトとすると１３４Ｍバイトのバッファを必要
とする。バッファを２個設けて書込みと読出しを交互に
使い分けるとスループット向上になるが、この場合は１
２８Ｍバイトの容量が必要となる。低価格の大型電子ビ
ーム描画装置を製作する上で、この大容量バッファの必
要性は大きな障害となる。

第１３図は、現在レチクル製作用電子ビーム描画装置で
採用されている方式である。第１１図との相違点は、大
容量バッファを持たずに小容量（例えば３２にバイト）
のパターンメモリ１０９を３個使用していることである
。パターンメモリ１０９は、１個５１２Ｘ　５１２ビツ
トエリアのビットパターンを記憶できる。この場合、デ
ィスク１０３内に準備する図形データも、１セグメント
データー　５１２Ｘ　５１２ビツトエリアのビットパタ
ーンに対応するようにセグメンテーションしておく。

第１４図にその描画方法を示す。描画開始によりステー
ジ連続走行１回分の図形データをディスク１０３−主メ
モリ１０２経由で一旦データメモリ１０８（例えば３２
にバイト）に取込み、ビット変換ユニット１０４は第１
〜第３のセグメントのデータを順にビットパターンに変
換し、それぞれパターンメモリ１０９　　（Ｍ１〜Ｍ３
）にストアする。この後、ステージを走行し、位置測定
ユニット（図示せず）がステージ位置を検出しながら発
生するタイミング信号に同期をとり、読出し制御ユニッ
ト１０ＢがＭ１〜Ｍ３の順にビットパターンを読出し、
ラスタデータを電子光学鏡筒１０７のブランキング用偏
向器に送出する。これと並行して、Ｍ１〜Ｍ３の順に読
出しが完了すると同時に第４〜第６セグメントの図形デ
ータをビットパターンに変換し、Ｍｌ−Ｍ３の順に書込
んでいく。即ち、Ｍ１〜Ｍ３は書込みフェイズと読出し
フェイズを使い分けてビット変換ユニット１０４と読出
し制御ユニット１０Ｂにローテーション使用される。

この方式の利点は、パターンメモリの容量は第１２図の
ようなストライブ長を決める要因にならないこと、即ち
図形データをストアしておくディスクの容量や描画装置
の機械的構造が許す限り、どんな大きなエリアにでも描
画が可能であることである。欠点は、局所的な過密デー
タによりビット変換速度がステージ走行に間に合わなく
なったときに描画不能になり、そのマスクは不良品にな
ることである。

上記欠点を補う対策として、 （１）ビット変換速度をより高速化するために、ビット
変換ユニット及びパターンメモリを複数組装備して並行
処理する方法（特願昭５６−１５６６４１号、特願昭５
６−１８９３２８号）。

（２）図形密度が高いと思われるマスクの場合、事前に
アイドル描画運転（ビームオフのまま）をし、描画不能
（タイミングエラー）になるか否かをチェックし、描画
不能になる場合は、ステージ速度を低下（例えば−２０
％）させて描画する（特願昭５７−２９９００号）。

（３）描画前に図形密度の高いセグメントを検索し、ソ
フト的判定法で描画不能になることが予測される場合は
、予めステージ速度を下げてから描画する。

等が採用されている。しかしながら、これらの方法は、
■回路構成の複雑化を招く、■アイドル運転に長時間を
要する、■確実性に乏しい等の問題があり、いずれも最
良の方法とは言い難いものである。

（発明が解決しようとする問題点） このように従来、ビットパターンを全てバッファに準備
してから描画する方式では、描画エリアの増大に伴い高
価な大容量のバッファが必要になる問題がある。また、
複数のパターンメモリを用い、リアルタイムでビット変
換しながら描画する方式では、局所的な過密データによ
り描画不能になり、不良マスクが発生する等の問題があ
った。

また、上記問題は電子ビーム描画に限らず、イオンビー
ムを用いたイオンビーム描画についても同様に言えるこ
とである。

本発明は上記事情を考慮してなされたもので、その目的
とするところは、大容量バッファを用いることなく、大
型基板に微細パターンを高精度に高速で描画することが
でき、且つ局所的な過密データがあっても不良マスクを
作ったり描画中止せずにフェイルセーフ化し得る荷電ビ
ーム描画方法を提供することにある。

また、本発明の他の目的は、上記方法を実施するための
荷電ビーム描画装置を提供することにある。

［発明の構成コ （問題点を解決するための手段） 本発明の骨子は、ビットパターンの生成がステージ送り
に追従できなくなった場合に、荷電ビーム描画を中止す
るのではなく、一旦描画中断してこの間にビットパター
ンの生成を行い、その後に再び描画を続行することにあ
る。

即ち本発明は、被描画基板を搭載したＸ−Ｙステージを
Ｙ方向に連続移動しながら、荷電ビームをＸ方向に走査
すると共に、該ビームをオン・オフして該基板上に所望
パターンを描画するステージ連続送りラスタスキャン方
式の荷電ビーム描画装置を用い、圧縮表現形式の図形デ
ータをビットパターンに変換してパターンメモリに書込
み、ステージ送りに同期して該パターンメモリからビッ
トパターンを読出してラスタデータを送出し、このラス
タデータに基づいて所望パターンを描画すると共に、該
描画中に図形データのビットパターンへの変換を行う荷
電ビーム描画方法において、図形の局所的な過密により
ビットパターンの生成が間に合わずラスタデータの送出
がステージ送りに追従できなくなることを直前に検知し
、この検知により描画を中断すると共に前記ステージを
中断位置以前に戻し、前記パターンメモリに中断位置以
後のビットパターンを書込んだ後、中断位置以後の描画
を続行するようにした方法である。

また本発明は、図形データを圧縮表現形式で記憶する記
憶部を持つ計算機と、該図形データを入力してビットパ
ターンに変換するビット変換処理部と、該ビットパター
ンを一時記憶するパターンメモリと、このパターンメモ
リからビットパターンを読出°し、ステージ送りに同期
してラスタデータを送出する読出し制御ユニットと、該
ラスタデータを入力して荷電ビームをオン・オフするブ
ランキング用偏向器と、該荷電ビームをＸ方向に走査す
る走査用偏向器と、荷電ビーム描画に供される被描画基
板を搭載するＸ−Ｙステージとを備え、該ステージを連
続的に送り、これと略並行してビットパターンを生成し
ながら描画するステージ連続送りラスタスキャン方式の
荷電ビーム描画装置において、前記パターンメモリ内の
ビットパターン生成状態を監視して生成完了及び生成不
足信号を発生する監視手段と、描画中に該監視手段から
発生されるビットパターン生成不足信号によって描画を
中断する手段と、前記描画中断時のＹ方向描画位置に対
応する位置データを生成記憶する手段と、該データに基
づいて前記ステージを描画中断位置に戻す手段と、前記
監視手段からのビットパターン生成完了信号によって描
画を再開させる手段とを設けるようにしたものである。

（作用） 本発明によれば、描画中に図形データのビットパターン
への変換を行う方式を採用しているので、大容量のバッ
ファを要することなく、小さな記憶容量のパターンメモ
リを用いるのみで、大型基板であってもリアルタイムで
描画することが可能となる。また、図形の局所的な過密
によりビットパターンの生成が間に合わなくなっても、
これを直前に検知して描画を一旦中断し、この間に描画
可能な状態に戻したのち、中断位置以後の描画を続行す
るようにしているので、局所的な過密データの存在に起
因する描画不能及び不良マスクの発生等を未然に防止す
ることが可能となる。

（実施例） 以下、本発明の詳細を図示の実施例によって説明する。

第１図は本発明の一実施例に係わるステージ連続送りラ
スタスキャン方式の電子ビーム描画装置を示す概略構成
図である。ＣＰＵＩ　１は、制御プログラムをディスク
１４から主メモリ１２にロードし、以後制御プログラム
が描画シーケンスを統括制御する。コンソール１３は、
オペレータ用操作端末である。電子光学系制御ユニット
１５は、電子光学鏡筒３０の電子銃３１のカソードヒー
ティング、電子加速、第１コンデンサレンズ３２゜第２
コンデンサレンズ３３．対物レンズ３４等に安定化電源
を供給し、電子ビームの経路、＠流値。

直径等を自動調節する。パターンプロセッサ１６はディ
スク１４に準備されている図形データを入力してビット
パターンに変換し、ラスタデータをドライバ２０に送り
、ブランキング用偏向器３５を駆動する。偏向制御ユニ
ット１７は、電子ビームをラスタスキャンの主走査を実
行するための偏向幅２回転校正等の制御パラメータを発
生し、アンプユニット２１に送る。アンプユニット２１
は、制御パラメータをＤ／Ａ変換、増幅してビーム走査
用偏向器３６を駆動する。位置測定ユニット１８は、レ
ーザ干渉計２２が検知するＸ−Ｙステージ３８の変位量
に比例するパルスをカウントしてステージの現在位置を
把握し、これをＣＰＵ１１が何時でも読取れるようにす
る。さらに、ラスタスキャンの副走査となるＹステージ
連続走行時にビームスキャン位置を検出し、パターンプ
ロセッサ１６と偏向制御ユニット１７にタイミング信号
を送る。ステージ制御ユニット１９は、モータ２３（Ｘ
とＹ）を駆動してＸ−Ｙステージ３８の位置決めや連続
走行制御をする。

なお、第１図には示していないが、本装置には基板３７
のロード／アンロードを行うオートローダシステム、電
子光学鏡筒３０や描画室３９内を真空にしたり吸気した
りするための真空制御システム、反射電子や吸収電子を
検出して電子ビームの電流や直径を調節するための電子
検出器及びこれらのアンプとＡ／Ｄ変換器からなるセン
サユニット等が設けられている。さらに、上記センサユ
ニット、偏向制御ユニット１７及び位置測定二ニット１
８を用い、偏向感度や偏向回転を測定するためのマーク
がＸ−Ｙステージ３８上に形成されている。

第１図において、本発明の適用箇所はパターンプロセッ
サ１６と制御プログラムにある。第２図はパターンプロ
セッサ１６の具体的構成を示すブロック図であり、パタ
ーンプロセッサ１６は、データメモリ４１．ビット変換
ユニット４２．パターンメモリ４３及び読出しユニット
４４等から構成されている。

先に、ディスクに準備される図形データの形式を説明す
る。第３図に示すように描画エリアをセグメントに分割
する。セグメントサイズは通常、１０２４Ｘ　１０２．
４アドレス（１アドレスは画素サイズと一致）であるが
、描画エリアは任意のサイズをとり得るため、第３図の
斜線部はより小さなセグメントサイズになるのが普通で
ある。

第４図はセグメント内での図形定義法の一例を示す。こ
れは、台形（ＴＲＰＺ）を意味し、セグメント内での図
形位置Ｘ、Ｙと図形輪郭ノ、ｈ。

ΔＸｌ、　ΔＸ２で表わす幾何学的表現法である。

第５図は１セグメントの図形情報を表現するセグメント
データで、制御命令と図形データとからなる。制御命令
は、セグメントサイズεＸ、εＹ（通常は共に１０２４
）　、　　トーン指定Ｔｏｎｅ　　（ノーマル／白黒反
転）、描画方向Ｄｉｒ（描画時のＹステージ走行方向で
ＦＷＤ／ＢＷＤ）等を含み、パターンプロセッサ１６が
描画制御に用いる情報である。図形データは前述のよう
にそのセグメントに含まれる全ての図形を含み、最後に
ＥＮＤコードを持つ。ディスク１４内にはこのセグメン
トデータがＸ−Ｙステージ３８の運行順、即ち第３図の
点線順に読出せるようになっている。

描画制御プログラムは、概路次の■〜■のように制御す
る。

■ステージを描画開始点（第３図のＰａ）に位置決めす
る。

■位置測定ユニット１８にＹ方向描画開始位置（第３図
のＹｏ）と、ここから終了位置（第３図のＹｌ）までの
ビームスキャン本数を指定する。

■ディスク１４から第１ストライブ（第３図のＩｓ）の
セグメントデータを読出し、第２図のデータメモリ４１
にストアする。

■ビット変換ユニット４２にビット変換スタート命令（
第１セグメント用）を出す。

ビット変換ユニット４２は、データメモリ４１から第１
セグメントの制御命令を読出し、パターンメモリ４３の
Ｍ１内にある制御命令レジスタにストアする。

次いで、図形データを１図形分ずつ読出し、ビットパタ
ーンに変換してＭｌにビットパターンを生成していく。

ＥＮＤ命令を検知すると、ビット変換ユニット４２はＣ
ＰＵＩ　１に割込み、そのセグメントのビット変換完了
を知らせる。

■ビット変換ユニット４２は、ビット変換スタート命令
（第２セグメント用）を出す。

ビット変換ユニット４２は、データメモリ４１から第２
セグメントの制御命令を読出し、パターンメモリ４３の
Ｍ２内にある制御命令レジスタにストアする。

次いで、図形データを１図形分ずつ読出し、ビットパタ
ーンに変換してＭ２にビットパターンを生成していく。

ＥＮＤ命令を検知すると、ビット変換ユニット４２はＣ
ＰＵＩＩに割込み、そのセグメントのビット変換完了を
知らせる。

このようにして第４セグメントまで進行、即ちＭ１〜Ｍ
４までビットパターンが生成し終える。

Ｍ１〜Ｍ４はそれぞれ１０２４Ｘ　１０２４ビツトサイ
ズのパターンメモリを持ち、またそれぞれＦｕｌｌ／Ｅ
ｍｐｔｙを示すフラッグを持っている。Ｐｕ１ｌはビッ
トパターン生成済みを示し、ビット変換ユニット４２に
よってセットされる。Ｅｆｆｌｐｔｙは読出し済みを示
し、読出し制御ユニット４４によってリセットされる。

■ステージ制御ユニット１９に連続走行スタート命令を
出す（前進方向）。ステージ３８が第３図のＹｏ位置に
達すると、位置測定ユニット１８はタイミング信号を発
し出す。これに同期して読出し制御ユニット４４は、Ｍ
１〜Ｍ４の順にビットパターンを読出し、シフトレジス
タを駆動してラスタデータを発生し、ドライバ２０に伝
送する。

読出し制御ユニット４４は１セグメントの読出しが完了
する都度、ビット変換ユニット４２に読出し完了信号を
出す。これを受けてビット変換ユニット４２は、次の第
５セグメントのデータをデータメモリ４１から読出しＭ
ｌを用いてビットパターンを生成する。

このようにして、Ｍ１〜Ｍ４をビット変換ユニット４２
と読出し制御ユニット４４が位相をずらしながらローテ
ーション使用して描画を進行する。

■この間、位置測定ユニット１８はスキャン本数をカウ
ントし、指定値に達するとタイミング信号発生を停止し
、ＣＰＵＩ　１にそのストライブの描画終了を知らせる
。

■ステージＹ進行を停止し、Ｘ方向に１セグメントの距
離だけステッピングする。

■前記■〜■と同様の制御を実行するが、この場合はス
テージＹ走行は逆向きなので、Ｙ方向開始位置はＹｌに
なる。また、各セグメントデータの制御命令旧「はＢＷ
Ｄ指定になっているので、読出し制御ユニット４４はパ
ターンメモリＭ１〜Ｍ４から読出す際に逆読みする。

図形密度が高くなり、ビット変換処理がステージ走行に
追従できなくなるとタイミングエラーの割込みをＣＰＵ
Ｉ　１にかけ、描画を中止させている。

この様子を、まず第６図に示す従来の読出し制御ユニッ
トを例にとり説明し、次に第７図に示す実施例装置を例
にとり説明する。

第６図はパターンメモリ４３については、セグメントＭ
ｌ−Ｍ４とその中にあるＦｕｌｌ／　Ｅｓｐｔｙフラッ
グの出力と読出し制御ユニット４４との接続接続方法の
みを示し、他は省略しである。先に説明したようにステ
ージ連続走行前にＭ１〜Ｍ４にビットパターンを生成し
てからステージ３８を起動するが、その直後にアドレス
制御回路５１にスタート指令を出す。これにより、読出
し制御ユニット４４をイニシャライズし、Ｍｌを選択し
て制御命令レジスタからεＹ　（ビットパターンのＹサ
イズ）とＤｉｒ（読出し方向Ｆ　Ｗ　Ｄ／　Ｂ　Ｗ　Ｄ
）を読み、アドレスカウンタをプリセットして最初の２
ワードのビットパターンを読出す。第１ワードはラスタ
データ発生回路５２内にある１６ビツトシフトレジスタ
に、第２ワードはレジスタ５３にストアしておく。

描画開始位置に達してタイミング信号が出だすと、ラス
タデータのシフトアウトに同期してビットパターンを順
次に読出していく。最終ワードを読み終えると、セグメ
ントカウンタ５４がインクリメントしてＭｌを選択し、
ＭｌのＦｕｌｌ／ＥＩＩｌｐｔ）’フラグをリセット（
Ｅｍｐｔｙ）する。次いで、同様にＭｌが読出される。

ＭｌがＥｍｐｔｙになったことにより、ビット変換ユニ
ット４２はＭｌにビットパターンを作り出す。

このようにＭ１〜Ｍ４をローテーション使用してリアル
タイムビット変換描画を実行するが、図形密度が高くな
り、ビット変換処理がステージ走行に追従できなくなる
と、判定回路５５が作動する。即ち、読出しセグメント
を切換えた時に、次に使用すべきセグメントが朱だＥｍ
ｐｔｙのときにタイミングエラー信号でＣＰＵＩＩに割
込みをかける。これを受けて制御プログラムは描画運転
を中止し、エラーメツセージをプリントアウトしてオペ
レータに知らせる。複数枚のマスクを連続描画中であれ
ば、タイミングエラーの発生したマスクをアボートし、
次のマスクを描画する。つまり、タイミングエラーの発
生したマスクはりカバリ−されず不良品となり、後でス
テージ速度を下げて再描画することになる。

第７図は本実施例におけるハードウェアの改良部分を太
線で示したものである。要点は次の通りである。タイミ
ングエラー信号をラスタデータ発生回路５２に取込み、
タイミングエラー発生時点に送出中のラスタ（その時、
読出し中のセグメントの最終ラスタ）が完了した時点で
ラスタデータの発生を停止させる。これにより、従来は
タイミングエラー割込み→ＣＰＵ割込み受付は一制御プ
ログラムがパターンプロセッサ１６を停止と云う処理の
遅延により描画中断位置の制御ができなかった点を改良
したものである。具体的には、セグメントカウンタ６４
を１２ビツトにし、タイミングエラー発生までに何セグ
メントまで描画が進行したかをＣＰＵＩＩで読取れるよ
うにした。

第８図、に制御プログラムのりカバリ−処理部分を示す
。このリカバリー処理は、描画続行時にステージ速度を
下げていない。それは、（Ｎ＋１）以後の４セグメント
はビットパターン変換を終えてからステージ再走行する
ために、６〜８セグメント程度に亙る局所的な図形過密
があっても十分処理できるためである。しかし、描画続
行時は、ステージ速度を例えば２０％下げて実施するこ
とも当然できる。この場合、ステージ速度とリンクして
設定する偏向制御系のパラメータ（Ｙ偏向速度）も変え
る必要がある。

第９図は第２図の変形例で、描画速度を約２倍にするた
めにビット変換ユニットとパターンメモリを２組持つも
ので、ビット変換ユニット４２ａは奇数セグメントを、
ビット変換ユニット４２ｂは偶数セグメントを処理する
。従って、読出し制御ユニット４４はＭｌ、Ｍ５．Ｍ２
．ＭＢ、Ｍ、。

Ｍ７．Ｍ４．ＭＢの順にビットパターンを読出す。

このようにビット変換処理部を複数具備して平均的処理
能力を向上させた場合においても、第７図及び第８図で
説明した局所的な図形データ過密のりカバリ一対策が殆
どそのまま適用できることは特に説明するまでもない。

また、第１０図に示すように、ビット変換処理を計算機
の中で実行し、パターンメモリ４３に外部メモリ（また
は計算機の主メモリの一部）を用い、第７図に説明した
機能を持つ読出し制御ユニット４４にてステージ連続送
りラスタスキャン方式描画を行う場合も全く同様のりカ
バリ一方法の適用が可能である。

かくして本実施例によれば、前記第１１図に示すような
大容量バッファ（通常１８Ｍバイト以上）を用いずに、
高速のラスタスキャン描画を行うことができ、大容量バ
ッファを具備しないことから、装置価格の低減に大きく
貢献できる。即ち、５００ｍ１Ｘ　５００ｍｍ或いはそ
れ以上の大描画範囲を持つ大型電子ビーム描画装置は、
その高速性と高精度で光学的描画装置に十分筋てるとし
ても価格面ではとても対抗できない。この大型電子ビー
ム描画装置をバッファ方式で実現すると、バッファだけ
で億のコストになる。本実施例では、リアルタイムのビ
ット変換を利用することにより、大容量バッファの必要
性をなくし、大型電子ビーム描画装置の実用化を可能と
している。

リアルタイムビット変換と云っても、基本的設計は相当
の高密度パターンまで問題なく処理できるようになって
いる。例えば第２図の場合、ブランキングデータ（ラス
タデータ）の掃出し速度は４０ＭＨｚで、１セグメント
掃出すのに３２ｍ５ｅｅかかる。

最小線幅を４アドレスルールにして表現できる最小矩形
は、４Ｘ４アドレスの正方形である。この正方形でチェ
ックパターンを作ると、１セグメントに３２３８４個入
る。これをビット変換する時間が３１．２５ｍ５ｅｃで
あって、このチェックパターンが連続していても何とか
描画できるように設計されている。従って、矩形で表現
できる通常パターンでタイミングエラーとなることはあ
り得ない。経験的には同心円パターンのように斜線を含
む小図形の集合部分で起こっており、局所的である例が
殆どである。

なお、本発明は上述した実施例に限定されるものではな
い。例えば、前記パターンメモリの数（Ｍ　１〜ＭＮ）
及びビット変換ユニットの数等は、仕様に応じて適宜変
更可能である。さらに、パターンプロセッサの構成も第
２図及び第９図等に何等限定されるものでない。同様に
、電子光学鏡筒の構成も第１図に何等限定されるもので
はなく、ステージ連続送りラスタスキャン方式であれば
よい。また、電子ビーム描画装置に限らず、イオンビー
ム描画装置にも適用することが可能である。

その他、本発明の要旨を逸脱しない範囲で、種々変形し
て実施することができる。

［発明の効果コ 以上詳述したように本発明によれば、描画中に図形デー
タのビットパターンへの変換を行う方式を採用している
ので、大容量のバッファを要することなく、小さな記憶
容量のパターンメモリを用いるのみで、大型基板であっ
てもリアルタイムで描画することが可能となる。即ち、
大容量バッファを用いることなく、大型基板に微細パタ
ーンを高精度に高速で描画することができる。また、ビ
ットパターンの生成がステージ送りに追従できなくなっ
た場合に、荷電ビーム描画を中止するのではなく、一旦
描画中断してこの間にビットパターンの生成を行い、そ
の後に再び描画を続行しているので、局所的な過密デー
タがあっても不良マスクを作ったり描画中止せずにフェ
イルセーフ化することが可能である。

【図面の簡単な説明】

第１図は本発明の一実施例に係わるステージ連続送りラ
スタスキャン方式電子ビーム描画装置の全体構成を示す
概略構成図、第２図は上記装置のパターンプロセッサ部
Ｖ具体的構成を示すプロッり図、第３図は上記実施例に
よる描画法を説明するための図、第４図は幾何学的表現
形式図形を示す模式図、第５図は図形データの例を示す
模式図、第６図は一般的な読出し制御ユニットの概略構
成を示すブロック図、第７図は実施例の読出し制御ユニ
ットの概略構成を示すブロック図、第８図はりカバリ−
処理の制御プログラムを示すフローチャート、第９図及
び第１０図はそれぞれ変形例を示す概略構成図、第１１
図は従来の電子ビーム描画装置を示す概略構成図、第１
２図は第１１図の装置による描画法を説明するための模
式図、第１３図はリアルタイムビット変換描画装置例を
示す概略構成図、第１４図は第１３図の装置による描画
法を示す模式図である。 １１・・・ＣＰＵ、１２・・・主メモリ、１３・・・コ
ンソール、１４・・・ディスク、１５・・・電子光学系
制御ユニット、１６・・・パターンプロセッサ、１７・
・・偏向制御ユニット、１８・・・位置測定ユニット、
１９・・・ステージ制御ユニット、３０・・・電子光学
鏡筒、３１・・・電子銃、３２，３３．３４・・・レン
ズ、３５・・・ブランキング用偏向器、３６・・・走査
用偏向器、３７・・・被描画基板、３８・・・Ｘ−Ｙス
テージ、３９・・・描画室、４１・・・データメモリ、
４２・・・ビット変換ユニット、４３・・・パターンメ
モリ、４４・・・読出し制御ユニット。 出願人代理人　弁理士　鈴江武彦 ｌ　　　　　　　　、）＼ Ｃ＼ 枦 ＴＲＰＺ　：　Ｘ、Ｖ、　Ｑ、　ｈ、ａｘｌ、ｔｈｘ２
第４図 第５図 第８図 第１０図 第１１図 （ａ）　　　　　　　　（ｂ） 第１２図

Claims (7)

【特許請求の範囲】
1. （１）被描画基板を搭載したＸ−ＹステージをＹ方向に
   連続移動しながら、荷電ビームをＸ方向に走査すると共
   に、該ビームをオン・オフして該基板上に所望パターン
   を描画するステージ連続送りラスタスキャン方式の荷電
   ビーム描画装置を用い、圧縮表現形式の図形データをビ
   ットパターンに変換してパターンメモリに書込み、ステ
   ージ送りに同期して該パターンメモリからビットパター
   ンを読出してラスタデータを送出し、このラスタデータ
   に基づいて所望パターンを描画すると共に、該描画中に
   図形データのビットパターンへの変換を行う荷電ビーム
   描画方法において、図形の局所的な過密によりビットパ
   ターンの生成が間に合わずラスタデータの送出がステー
   ジ送りに追従できなくなることを直前に検知し、この検
   知により描画を中断すると共に前記ステージを中断位置
   以前に戻し、前記パターンメモリに中断位置以後のビッ
   トパターンを書込んだ後、中断位置以後の描画を続行す
   ることを特徴とする荷電ビーム描画方法。
2. （２）描画中断後は、ステージ速度を一時的に下げて描
   画を続行することを特徴とする特許請求の範囲第１項記
   載の荷電ビーム描画方法。
3. （３）ビットパターンの書込みと読出しを並行して実行
   するために２セグメント以上のパターンメモリを用い、
   これらをローテーション使用する際に、現読出し中のセ
   グメントが終了する直前に次に読出すセグメントの書込
   みが完了しているかをチェックし、完了していない場合
   は、現セグメント読出し完了時点で描画を中断すること
   を特徴とする特許請求の範囲第１項記載の荷電ビーム描
   画方法。
4. （４）図形データを圧縮表現形式で記憶する記憶部を持
   つ計算機と、該図形データを入力してビットパターンに
   変換するビット変換処理部と、該ビットパターンを一時
   記憶するパターンメモリと、このパターンメモリからビ
   ットパターンを読出し、ステージ送りに同期してラスタ
   データを送出する読出し制御ユニットと、該ラスタデー
   タを入力して荷電ビームをオン・オフするブランキング
   用偏向器と、該荷電ビームをＸ方向に走査する走査用偏
   向器と、荷電ビーム描画に供される被描画基板を搭載す
   るＸ−Ｙステージとを備え、該ステージを連続的に送り
   、これと略並行してビットパターンを生成しながら描画
   するステージ連続送りラスタスキャン方式の荷電ビーム
   描画装置において、前記パターンメモリ内のビットパタ
   ーン生成状態を監視して生成完了及び生成不足信号を発
   生する監視手段と、描画中に該監視手段から発生される
   ビットパターン生成不足信号によって描画を中断する手
   段と、前記描画中断時のＹ方向描画位置に対応する位置
   データを生成記憶する手段と、該データに基づいて前記
   ステージを描画中断位置に戻す手段と、前記監視手段か
   らのビットパターン生成完了信号によって描画を再開さ
   せる手段とを具備してなることを特徴とする荷電ビーム
   描画装置。
5. （５）前記パターンメモリは、ビットパターンの書込み
   と読出しを並行して実行するために、図形データの各セ
   グメント毎に対応すべく複数個設けられ、描画位置デー
   タを生成記憶する手段は、読出しを完了したセグメント
   数をカウントするカウンタであることを特徴とする特許
   請求の範囲第４項記載の荷電ビーム描画装置。
6. （６）前記監視手段は、１つのパターンメモリ内のビッ
   トパターンが読出し用のバッファへ全て送り出されたこ
   とを検知する手段と、次に読出されるパターンメモリの
   ビットパターン生成完了を検知する手段と、によってビ
   ットパターン生成不足信号を発生するように構成されて
   いることを特徴とする特許請求の範囲第４項記載の荷電
   ビーム描画装置。
7. （７）前記ビット変換処理部は、前記計算機若しくは該
   計算機により制御されるユニットで構成されるものであ
   ることを特徴とする特許請求の範囲第４項記載の荷電ビ
   ーム描画装置。