JPS6328465Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は表示回路に関し、特にバーグラフ表示
装置を駆動する表示回路の改良に関するものであ
る。

バーグラフ表示装置は、表示セグメントを連続
的に並設したものであり、入力信号の値に対応し
た位置まで連続的に表示させた場合にはバーグラ
フ表示となり、入力信号の値に対応した位置のみ
を表示させた場合には指針表示に近似したポイン
ト表示が得られるものである。そして、このバー
グラフ表示装置を駆動する表示回路としては、外
部入力信号を取り込んで演算する中央演算装置か
ら出力される表示出力をラツチするラツチ回路
と、このラツチ出力を取り込むセグメントデコー
ダとを設け、この各セグメントデコーダの各出力
端にバーグラフ表示装置の各表示セグメントを接
続したものが一般に用いられている。

しかしながら、上記構成による表示回路に於い
ては、中央演算装置から表示情報がパラレルに出
力される関係上、表示セグメントの最大並設数に
対応した数の表示出力ラインが引き出されること
になる。この結果、IC化された中央演算装置に
於ける限られた端子数の内の多くを表示データの
出力用に専有されてしまうことになり、表示デー
タへの端子専有数の増加に伴なつて中央演算装置
の機能が減少する問題を有している。

従つて、本考案による目的は、回路構成を簡略
化するとともに、中央演算装置に対する表示用出
力ライン数を少なくした表示回路を提供すること
である。

このような目的を達成するために本考案は、中
央演算装置に表示データ数のパルスをシリアルに
送出する表示データ出力端と次の表示データの送
出開始に先立つてクリア信号を送出するクリア信
号出力端とを設け、表示データをクロツク入力と
しかつクリア信号をクリア入力とするシフトレジ
スタの各出力をバーグラフ表示装置の各表示セグ
メントに供給するものである。以下、図面に示す
実施例を用いて本考案による表示回路を詳細に説
明する。

第１図は本考案による表示回路の一実施例を示
す回路図であつて、特に回転体の回転速度を検出
して表示する場合に適用したものである。同図に
於いて１は波形整形回路であつて、例えば回転体
の一部に設けられている突起を磁気的に検出する
図示しないピツクアツプコイルから供給される回
転検出信号Ａをパルス状に整形して中央演算装置
（以下CPUと称す）２に供給する。CPU２は波形
整形回路１を介して供給される回転検出信号Ａの
信号間隔をクロツクパルス等を用いて計数し、こ
の計数値を演算することによつて回転速度を算出
する。このようにして算出された回転速度情報
は、CPU２の出力ポートP₁，P₂を用いることに
より次のようにして出力される。まず出力ポート
P₂からクリア信号Ｂが送出され、次いで出力ポ
ートP₁から表示情報としての回転速度値に対応
する数のシリアルパルスの回転速度信号Ｃが送出
される。３ａ，３ｂはCPU２の出力ポートP₁か
ら送出される回転速度信号Ｃをクロツク入力
CK₁，CK₂とし、出力ポートP₂から出力されるク
リア信号Ｂをクリア入力CL₁，CL₂とするシフト
レジスタであつて、シフトレジスタ３ａはシフト
入力IN₁に電源＋Ｖが常時供給されてクロツク入
力端CK₁に回転速度信号Ｃが供給される毎に信号
“１”を順次シフトするように構成されており、
シフトレジスタ３ｂはシフトレジスタ３ａの最終
段出力端Q₈から送出される出力信号をシフト入
力IN₂とすることにより回転速度信号Ｃが供給さ
れる毎に順次シフトする。４は図示しない多数の
表示セグメント（この場合は16個）が一直線状に
並設されたバーグラフ表示装置であつて、シフト
レジスタ３ａ，３ｂの出力端Q₁〜Q₁₆から送出さ
れる出力信号を入力端IN₁〜IN₁₆を介して各表示
セグメントに供給するように構成されている。

このように構成された表示回路に於いて、図示
しない回転体が回転を開始すると、この回転体に
近接して設けられている図示しないピツクアツプ
コイルが回転体の一部に設けられている突起の通
過を検出する毎に回転検出信号Ａを発生する。こ
の回転検出信号Ａは波形整形回路１に於いてパル
ス状に整形された後にCPU２に供給される。
CPU２は波形整形回路１を介して供給される回
転検出信号Ａを順次取り込み、この回転検出信号
Ａの間隔をクロツクパルス等を用いて計数するこ
とにより算出する。そして、この回転検出信号Ａ
の間隔は回転体の回転速度に関連しているため
に、CPU２はこの計数値を演算することによつ
て回転速度を算出する。このようにして求められ
た回転速度信号Ｃは出力ポートP₁から出力され
るわけであるが、この回転速度信号Ｃの送出に先
立つて出力ポートP₂から第２図ａに示すクリア
パルスＢが送出される。クリアパルスＢが発生さ
れると、シフトレジスタ３ａ，３ｂは共にクリア
されて、第２図ｃ〜ｍに示すように各出力端Q₁
〜Q₁₆から送出される出力がすべて“Ｌ”となつ
てバーグラフ表示装置４は無表示となる。このよ
うにしてシフトレジスタ３ａ，３ｂのクリアが完
了すると、CPU２の出力ポートP₁から第２図ｂ
に示すように算出された回転速度に対応する数の
シリアルパルス列からなる回転速度信号Ｃが発生
されてシフトレジスタ３ａ，３ｂの各クロツク入
力端CK₁，CK₂に供給される。シフトレジスタ３
ａ，３ｂはシリアルパルス列の回転速度信号Ｃが
供給される毎にシフト入力端IN₁，IN₂に供給さ
れる“Ｈ”または“Ｌ”の入力信号を順次シフト
アツプする。つまり、第２図ｂに示す回転速度信
号Ｃの第１パルスによつてシフトレジスタ３ａが
シフト入力端IN₁に供給される＋Ｖの“Ｈ”信号
を１段目にシフトすることにより、出力端Q₁か
ら第２図ｃに示すように“Ｈ”信号が送出され
る。次に、回転速度信号Ｃの第２パルスが発生さ
れると、シフトレジスタ３ａはシフト入力端IN₁
に供給される“Ｈ”信号を取り込んでシフトアツ
プするために第２図ｄに示すように出力端Q₂の
出力も“Ｈ”となる。このようにして、シリアル
パルス列によつて表わされた回転速度信号Ｃの各
パルスが供給される毎に第２図ｃ〜ｊに示すよう
に“Ｈ”信号が順次シフトされて、出力端Q₁〜
Q₈から“Ｈ”信号が出力される。一方、シフト
レジスタ３ｂも回転速度信号Ｃの各パルスが送出
される毎にシフト入力端IN₂に供給されるシフト
入力を順次取り込んでシフトアツプしているわけ
であるが、この場合に於けるシフト入力はシフト
レジスタ３ａの最終段出力であるために、前段の
シフトレジスタ３ａがフルアツプするまでは各出
力端Q₁〜Q₁₆から送出される出力信号はクリア時
に於ける“Ｌ”状態を続けることになる。そし
て、回転速度信号Ｃの第８パルスが発生されてシ
フトレジスタ３ａがフルシフトになると、出力端
Q₈から送出される“Ｈ”信号がシフトレジスタ
３ｂのシフト入力端IN₂に供給されることにな
る。従つて、回転速度信号Ｃの第９パルス以後に
於いては、シフトレジスタ３ｂにパルスが供給さ
れる毎に“Ｈ”信号を取り込んで順次シフトする
ために、シフトレジスタ３ｂの出力端Q₉〜Q₁₆か
ら出力される信号が第２図ｋ〜ｍに示すように順
次“Ｈ”信号に反転する。このため、シフトレジ
スタ３ａ，３ｂの各出力端Q₁〜Q₁₆から送出され
る出力信号をそれぞれ入力端IN₁〜IN₁₆を介して
各セグメントに供給するバーグラフ表示装置４
は、シフトレジスタ３ａ，３ｂに於ける“Ｈ”信
号のシフトに対応して各セグメントを発光表示す
ることによつてバーグラフ表示を行なう。そし
て、第２図ｂに示すように第１〜第16パルスから
なる回転速度信号Ｃが供給された場合には、８ビ
ツト構成によるシフトレジスタ３ａ，３ｂが共に
フルシフトとなつてバーグラフ表示装置４はフル
スケールを表示する。

従つて、このように構成された回路に於いて
は、CPU２から出力される回転速度信号Ｃのシ
リアルパルス数に対応した位置までシフトレジス
タ３ａ，３ｂの出力が連続的に順次“Ｈ”信号と
されることになり、これに伴なつてバーグラフ表
示装置４の表示もシフトレジスタ３ａ，３ｂの
“Ｈ”信号シフト出力数、つまり回転速度信号Ｃ
を構成するシリアルパルス数に一致する数だけ順
次連続的に表示されて回転体の回転速度がバーグ
ラフ表示される。この場合、バーグラフ表示装置
４に於ける表示は、シフトレジスタ３ａ，３ｂの
シフトアツプ動作に対応して順次増加することに
なるが、回転速度信号Ｃを構成するシリアルパル
スのパルス周期をシフトレジスタ３ａ，３ｂの動
作範囲内に於いて高めることにより、ほぼ同時に
よるバーグラフ表示が行なえることになる。

次に、CPU２は予め定められた周期に於いて
回転速度信号Ｃの更新を行なつており、この更新
時には前述した場合と同様にクリア信号Ｂの発生
の後にシリアルパルス列のパルス数によつて表わ
される回転速度信号Ｃが発生される。従つて、バ
ーグラフ表示装置４に於けるバーグラフ表示は、
CPU２に於ける上記更新周期に対応して常に書
き変えられることになるが、前述したように回転
速度信号Ｃを構成するシリアルパルスのパルス周
期を早めることによつてシフトレジスタ３ａ，３
ｂの動作が一瞬となり、これに伴なつてリフレツ
シユ表示に於けるちらつきをほぼ無くすことがで
き、あたかも回転体の回転速度変動分が回転速度
信号Ｃの更新周期で変化表示されている状態で表
示されることになる。そして、このように構成さ
れた回路に於いては、シフトレジスタ３ａ，３ｂ
の縦続接続数およびバーグラフ表示装置４に於け
る並設セグメント数を増加することにより表示範
囲を自由に広げられることになる。つまり、この
場合に於いては、CPU２の出力ポートP₁から出
力される表示情報としての回転速度信号Ｃがシリ
アルパルス列のパルス数によつて表わされている
ために、１個の出力ポートによつて表示情報量を
自由に増加出来ることになり、表示関係に専有さ
れる出力ポートは常に表示情報送出用の出力ポー
トP₁とクリア信号送出用の出力ポートP₂の２個
のみで良いことになる。

また、シフトレジスタはアクテイブレベルのシ
フト入力信号を順次取り込んでシフトすることか
ら、このシフトレジスタの各出力端からは、略更
新周期の１周期間にわたつてラツチされた状態の
パラレル出力が発生されることになる。この結
果、シフトレジスタの出力をバーグラフ表示装置
にそのまま供給することができ、これに伴つてシ
フトレジスタとバーグラフ表示装置との間にラツ
チ回路を設けることが不要になつて、回路の簡略
化が図れることになる。

なお、上記実施例に於いては、回転体の回転速
度をバーグラフ表示する場合に適用したが、本考
案はこれに限定されるものではなく、すべての情
報に対するバーグラフ表示に適用することが出来
るものであることは言うまでもない。

以上説明したように、本考案による表示回路
は、予め定められた更新周期毎に中央演算装置の
第１出力ポートからクリア信号を発生してシフト
レジスタをクリアし、このクリア信号に続いて中
央演算装置の第２出力ポートから送出されるシリ
アルパルス列のパルス数によつて表わされる表示
情報の各パルスによつて“Ｈ”信号をシフト入力
とする前記シフトレジスタをシフトアツプし、こ
のシフトアツプしたシフトレジスタの出力によつ
てバーグラフ表示装置の各表示セグメントを駆動
するものである。よつて、表示関係に専有される
中央演算装置の出力ポートは、シリアルパルス列
のパルス数によつて表わされる表示情報出力用の
出力ポートとクリア信号出力用の出力ポートの２
個のみで良いこととなり、表示に対する中央演算
装置の出力ポートの専有数が大幅に減少し、これ
に伴なつて限られた出力ポートを有効利用して中
央演算装置の機能を大幅に高めることが出来る。
また、シフトレジスタはアクテイブレベルのシフ
ト入力信号を順次取り込んでシフトすることか
ら、このシフトレジスタの各出力端からは、略更
新周期の１周期間にわたつてラツチされた状態の
パラレル出力が発生されることになる。この結
果、シフトレジスタの出力をバーグラフ表示装置
にそのまま供給することができ、これに伴つてシ
フトレジスタとバーグラフ表示装置との間にラツ
チ回路を設けることが不要になつて、回路の簡略
化が図れる等の種々優れた効果を有する。

【図面の簡単な説明】

第１図は本考案による表示回路の一実施例を示
す回路図、第２図ａ〜ｍは第１図に示す回路の各
部動作波形図である。 １……波形整形回路、２……中央演算装置
（CPU）、３ａ，３ｂ……シフトレジスタ、４…
…バーグラフ表示装置。

Claims (1)

1. 【実用新案登録請求の範囲】 (1) 第１出力ポートからシリアルパルス列のパル
   ス数によつて表される表示情報を予め定められ
   た更新周期に対応して出力するとともに、前記
   表示情報が送出される直前に第２出力ポートか
   らクリア信号を送出する中央演算装置と、前記
   クリア信号によつてリセツトされるとともに前
   記表示情報を構成するシリアルパルス列の各パ
   ルスによつてアクテイブレベルのシフト入力を
   順次取り込んでシフトするシフトレジスタ部
   と、前記シフトレジスタ部の各出力によつてそ
   れぞれ駆動される表示セグメントが複数個並設
   されたバーグラフ表示装置とを備えた表示装
   置。 (2) シフトレジスタ部は、予め定められた固定情
   報をシフト入力とする初段シフトレジスタと、
   前記初段シフトレジスタを含む各前段シフトレ
   ジスタの最終段出力をそれぞれシフト入力する
   ように縦続接続されたシフトレジスタとによつ
   て構成されたことを特徴とする実用新案登録請
   求の範囲第１項記載の表示回路。