JPS63287105A - 電流ミラ−回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、電流ミラー回路の改良に関するもので、特に
入力電流と出力電流との整合率が良く、減電圧特性も良
好な電流ミラー回路を提供せんとするものである。

（ロ）従来の技術 ＩＣ（集積回路）内には、電流ミラー回路が多用されて
いる。第２図は、電流ミラー回路の一例を示すもので、
前記電流ミラー回路はベース・コレクタが共通接続され
、エミッタが電源◆こ、コレクタが入力電流源（１）に
接続された第１トランジスタ（２）と、ベースが前記第
１トランジスタ（２）のベースに共通接続され、エミッ
タが電源に、コレクタが負荷（３）にそれぞれ接読され
た第２トランジスタ（４）とによって構成されている。

この様な電流ミラー回路は、例えば特開昭５９−７９６
１４号公報に記載されている。

しかして、第２図の電流ミラー回路は、その動作電圧と
して、Ｖ　ｍｔ＋　Ｖ　ｃｔ　（ただし、ｖｏは第１ト
ランジスタ（２）のベース・エミッタ間電圧、ｖｃＥは
入力電流源（１）の飽和電圧）の電圧を必要とするだけ
なので、約０．８Ｖ程度の電源電圧で動作する。その為
、低電圧電源（例えば１．５Ｖ）を使用するＩＣ内に組
込むことが出来る。

（ハ）発明が解決しようとする問題点 しかしながら、第２図の電流ミラー回路は、入出力電流
の整合率が低い為、高い整合率を要求される場合に使用
することが出来ないという問題があった。すなわち、第
２図の電流ミラー回路の場合、人、力電流源（１）に流
れる電流をＩｒとすれば、負荷（３）に流れる電流１．
は、 （ただし、βはトランジスタ（２）及び（４）の電流増
幅率） となる。その為、β−２０とすれば、工、Φ０．９１工
ｒとなり、約９％の電流誤差が生じる。

入出力電流の整合率を向上させる為には、第３図に示す
如く、第１トランジスタ（２）のベース・コレクタ間を
短絡するかわりに、第１トランジスタ（２）のベースに
エミッタが、前記第１トランジスタ（２）のコレクタに
ベースがそれぞれ接続きれた第３トランジスタ（５）を
設ければよい。その場合、負荷（３）に流れる電流工。

は、 となり、β−２０とすれば、工。今０．９９５となり、
電流誤差は約０．５％となる。従って、第３図の如き回
路構成とすれば、第２図の回路に比べ入出力電流の整合
率を大幅に改善することが出来る。

しかしながら、第３図の電流ミラー回路は、第２図の回
路に比べ、減電圧特性がＶ□だけ悪化する為、低電圧電
源を使用するＩＣ内に組込むことが出来ないという問題
がある。

（ニ）問題点を解決するための手段 本発明は、上述の点に鑑み成されたもので、エミッタが
電源に、コレクタが入力電流源に接続された第１トラン
ジスタと、該第１トランジスタのベース・コレクタ間に
接続された第１抵抗と、エミッタが電源に、コレクタが
負荷に接読された第２トランジスタと、該第２トランジ
スタのベースと前記第１トランジスタのコレクタとの間
に接続きれた第２抵抗とを備える点を特徴とする。

（＊）作用 本発明に依れば、第１及び第２抵抗の関係を適切に設定
するだけで、入力電流と出力電流との整合率を大幅に向
上させることが出来る。また、トランジスタの電流増幅
率が変化しても、整合率を所定範囲内に治めることが出
来るので、ＩＣ（集積回路）化に適した電流ミラー回路
を提供出来る。

（へ）実施例 第１図は、本発明の一実施例を示すもので、（６）はエ
ミッタが電源（＋Ｖｃｃ）に、コレクタが入力電流源（
７）に接続された第１トランジスタ、（８）は該第１ト
ランジスタ（６）のベース・コレクタ間に接続された第
１抵抗、（９）はエミッタが電源に、コレクタが負荷（
１０）に接続された第２トランジスタ、及び（１１〉は
該第２トランジスタ（９）のベースと前記第１トランジ
スタ（６）のコレクタとの間に接続された第２抵抗であ
る。

入力電流源（７）に流れる電流は、電流ミラー関係に接
続された第１及び第２トランジスタ（６）及び（９）で
反転され、前記第２トランジスタ（９）のコレクタから
負荷（１０）に供給される。その時、第２抵抗（１１）
の値をＲ１第１抵抗（８）の値をｎＲとすれば、 Ｖｓｍｔ＋ｉｍ＋・ｎＲ−ｉｉ＊・Ｒ＋Ｖｍｔｎ　””
１３）工、＝（β＋１）ｉ□＋ｉ□　　　　　　・・・
・・・・・・（４）Ｉ、−βＬｘ　　　　　　　　　　
　・・・・・・・・・（５）となる。また、第１及び第
２トランジスタ（６）及び（９）のベース電流とベース
・エミッタ間電圧との関係は、 ［ただし、ｖ７は熱電圧］ となるので、第（３）乃至第（７）式より、次式の関係
が成立する。

・・・・・・・・・・・・（８） ここで、Ｌ＝Ｉ！とする為には、ｎの値を、に設定すれ
ば良いことが理解される。第（９）式において、周囲温
度が２５℃のとき、ＶＴ−０，０２６Ｖとなるので、Ｉ
　ｒ　−０，１ｍＡ、β＝５０、Ｒ−０，５にΩとすれ
ば、ｎの値は約２．１となり、第１抵抗（８）の値は１
．０６にΩとなる。

ところで、第（９）式から明らかな如く、ｎの値は入力
電流源（７）に流れる電流１１、第２抵抗（１１）の値
Ｒ１及びトランジスタの電流増幅率βに依存して変化す
る。いま、１１−０．１ｍＡ、　Ｒ＝　０．５にΩ、ｎ
−２，１として！？ＪＥ増幅率増幅率台率との関係を図
示すると第５図の如くなる。第５図から明らかな如く、
βが２５から１００迄変化したとしても、整合率の変化
は１％以内となる。ちなみに、第５図における点線は、
第２図の従来回路の特性である。また、Ｉ　ｓ　−０，
１ｍＡ、β！５０、ｎ−２，１として第２抵抗（１１〉
の値Ｒと整合率との関係を図示すると第６図の如くなる
。第６図から明らかな如く、ＩＣ化した際の第２抵抗（
１１）の値Ｒのバラツキの範囲（±２０％）において、
整合率の変化は１％以内トする。更に、β−５０，Ｒ−
０，５にΩ、ｎ＝２．１として入力電流源（７）に流れ
る電流工、と整合率との関係を示すと、第７図の如くな
る。第７図から明らかな如く、前記電流工、が±２０％
変化したとしても、整合率の変化は１％以内となる。

従って、第１図の電流ミラー回路において、第１抵抗（
８）の値を第（９）式で決まるｎを用いてｎＲに設定す
れば、入出力電流の整合率が非常に優れた電流ミラー回
路を得ることが出来る。尚、計算上においては、ｎの値
を前記第（９）式に基づいて一義的に定めることが出来
るが、実際の回路設計に際しては、前記ｎの値を求め、
第１抵抗（８）の値を決定した後、前記第１抵抗（８）
の値を９許変化させて緒特性を計測し、最適の値を求め
る必要がある。

第４図は、本発明の別の実施例を示す回路図で、第２ト
ランジスタ（９）、及び第２抵抗（１１）を複数個接続
し、複数の負荷（１０）に電流を供給する様にしたもの
である。第４図の回路に対して、第１図の場合と全く同
様の計算を行なえば、［ただし、Ｋは第２トランジスタ
の個数　コとなり、整合率が適切となる様にｎの値を定
めることが出来る。

（ト）発明の効果 以上述べた如く、本発明に依れば、２個のトランジスタ
を用いるだけで整合率の良い電流ミラー回路を作成する
ことが出来る。その場合、第１抵抗と第２抵抗との比を
調整するだけで適切な整合率を得ることが出来る。また
、本発明に依れば、減電圧特性が優れた電流ミラー回路
を提供出来る。

【図面の簡単な説明】

第１図は、本発明の一実施例を示す回路図、第２図及び
第３図は従来の電流ミラー回路を示す回路図、第４図は
本発明の別の実施例を示す回路図、第５図、第６図及び
第７図は本発明の説明に供する為の特性図である。 （６）・・・第１トランジスタ、　（７〉・・・入力電
流源、（８）・・・第１抵抗、（９）・・・第２トラン
ジスタ、（１１）・・・第２抵抗。

Claims (2)

【特許請求の範囲】
1. （１）エミッタが電源に接続され、コレクタが入力電流
   源に接続された第１トランジスタと、該第１トランジス
   タのベース・コレクタ間に接続された第１抵抗と、エミ
   ッタが電源に接続され、コレクタが負荷に接続されたＫ
   （Ｋ≧１）個の第２トランジスタと、該第２トランジス
   タのベースと前記第１トランジスタのコレクタとの間に
   接続された第２抵抗とから成り、前記第１抵抗の値を前
   記第２抵抗の値のｎ倍に設定したことを特徴とする電流
   ミラー回路。
2. （２）入力電流源に流れる電流をＩ＿１、熱電圧をＶ＿
   Ｔ、第２抵抗の値をＲ、トランジスタの電流増幅率をβ
   とするとき、前記ｎの値を、 ｎ≒〔（β＋１）／（β−Ｋ）〕＋〔Ｖ＿Ｔ／ＲＩ＿１
   〕・〔β（β＋１）〕／（β−Ｋ）ｌｎ〔（β＋１）／
   （β−Ｋ）〕に設定したことを特徴とする特許請求の範
   囲第１項記載の電流ミラー回路。