JPS63293965A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPS63293965A
JPS63293965A JP62128286A JP12828687A JPS63293965A JP S63293965 A JPS63293965 A JP S63293965A JP 62128286 A JP62128286 A JP 62128286A JP 12828687 A JP12828687 A JP 12828687A JP S63293965 A JPS63293965 A JP S63293965A
Authority
JP
Japan
Prior art keywords
semiconductor device
lsi chip
chip
wiring board
heat conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62128286A
Other languages
English (en)
Inventor
Takeo Yamada
健雄 山田
Toru Kobayashi
徹 小林
Ken Okuya
謙 奥谷
Kanji Otsuka
寛治 大塚
Hiroshi Hososaka
細坂 啓
Tasao Soga
太佐男 曽我
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62128286A priority Critical patent/JPS63293965A/ja
Publication of JPS63293965A publication Critical patent/JPS63293965A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/877—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置及びその製造方法、特にフリップ
チップ型LSIを搭載してなる半導体装置の放熱性の向
上に適用して有効な技術である。
半導体装置の一つに、いわゆるフリップチップ型LSI
チップ(半導体素子ペレット)全搭載してなるものがあ
る。この半導体装置については。
1980年1月15日、株式会社工業調査会発行1’−
IC化実装技術」p81に説明されている。その概要は
、搭載されている半導体ペレットが、その−主面である
回路素子形成面に形成されているバンプ電極を介してベ
レット取付基板にフェースダウンボンディングされてい
るものである。
〔発明が解決しようとする問題点〕
上記半導体装置においては、実装された半導体素子ペレ
ットがそのペレット取付基板とバンプ電極を介してのみ
接続されている。そのため、動作時に半導体素子ペレッ
トに発生した熱の放熱経路は、上記バンプ電極を通して
ベレット取付基板に伝達するものに限られる。したがっ
て、上記半導体装置では充分な放熱性を確保できないた
めその熱的信頼性に問題があることが本発明者により見
出された。
また、コンピュータに組み込まれる半導体装置は、近年
ますます高速動作と高実装密度のものが要求されてきて
いる。この場合の論理LSIではビン数も速度に影響し
、ビン数を多くして高速動作と高実装密度の要求を満足
させようとしている。
この場合多数のビン数に対応したLSIチップのバンプ
電他間の距離はグローブ針による検査測定に対して限界
に近づきつつある。このプローブ針による検査測定が可
能なLSIチップを有する半導体装置であって、しかも
高速動作と高実装密度の要求を満足すべき半導体装置の
新規な構造が待望されている。
ちなみに、現状のグローブ針による検査測定では隣接す
るプローブ針相互間隔が450μm程度必要としている
。
本発明の目的は、半導体素子ベレフトであるLSIチッ
プを搭載してなる半導体装置であって、放熱性の良好な
半導体装置およびその製造方法を提供することにある。
本発明の他の目的は、半導体素子ペレットであるLSI
チップを搭載してなる半導体装置であって、プローブ針
による検査ができしかも、放熱性の良好な半導体装置お
よびその製造方法を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からろきらかになるであ
ろう。
〔問題点を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおシである。
すなわち、プローブ針接触による電気的信号の入出力が
できる配線基板を用いてそれにLSIチップ全搭載し、
LSIチップよりも大きな面積を有する熱伝導板1zL
8Iチツプに重ね合わせたυあるいはろう材により取り
付けてなるものである。
〔作用〕
上記した手段によれば、プローブ針接触による電気的信
号の入出力を可能とし、検査、測定、動作試験等を行な
うことができるものである。
〔実施例1〕 第1図は本発明による一実施例である半導体装置金示す
概略断面図である。
本実施例の半導体装置1は、いわゆるチップキャリア型
半導体装置である。すなわち、その裏面に半田からなる
バンプ電極2が取付けられたムライト(セラミツク)配
線基板3にLSIチップ4が、バンプ電極5ケ介してフ
ェースダウンポンティングされている。上記LSIチッ
プ4の上面(電極非形成主面)には熱伝導性の良好なシ
リコンカーパイド(SiC)基板6が金−錫(Au−8
n)合金からなるろう材7を介して熱伝導可能に接続さ
れている。そして、上記半導体装置では、機械的強度向
上等のために配線基板3とシリコンカーバイド基板6と
の間にエポキシ樹脂8が充填されてLSIチップが樹脂
封止されている。
本実施例の半導体装置1け、半導体素子ペレット4の上
面に熱伝導に優れたシリコンカーバイド基板6がベレッ
ト4よりも広い面積をもつ放熱用基板として取付けられ
でいるため、該基板6ケ通しての放熱が効率よく行なう
ことができる。なお、シリコンカーバイド基板6は、た
とえば特開昭57−2591号公報に示される、シリコ
ンカーバイド中に0.1〜3.5!量%のベリリウムを
含み、ホットプレスにより形成されたセラミックからな
るものでるる。
これは、電気絶縁性、熱伝導性に優れ、シリコンに近い
熱膨張係数を持ち、機械的強度が大きいという特性を備
えているものである。
また1本実施例の半導体装置は、LSIチップ4の状態
ではプローブ針による検査測定か不可能なバンプ電極5
の間隔距離のものであっても、プローブ釧による検査測
定ができるバンプ電極2の間隔距離とした配線基板3に
LSIチップ4會取り付けているものである。すなわち
、本実施例の半導体装置は、プローブ針検査における隣
接するグローブ針量の間隔距離以下の隣接するバンプ電
極5間の間隔距離のLSIチップ4であっても、隣接す
るバンプ電極5間の間隔距離よりも大きな離間距離をも
って配置されたバンプ電極2を有する配線基板3にLS
Iチップ4會取り付けてなるものである。したがって、
LSIチップ4の高速動作や高密度実装をはかってLS
Iチップの素子集積度を高め、バンプ電極5の数音増大
し、隣接するバンプ電極50間隔金極めて小さくして、
たとえプローブ針検査ができない間隔以下のものにした
としても、配線基板3によってプローブ針検査ができる
半導体装置構造にしている。したがって、本実施例の半
導体装t1は、LSIチップ4状態ではプローブ針によ
るLSIチップ4の電気特性の検査、測定ができないバ
ンプ電極5構造のものであっても、プローブ針によるL
SIチップ4の電気特性の検査、測定が配線基板3にL
SIテップ4を取り付けた構造であるため、極めて容易
にできるものである。
さらに、本実施例の半導体装置1は、LSIチップ4を
取り付けた配線基板3のパーラド電極2!/cプローブ
針を容易に接触させることかできるため。
このプローブ針を通して電気的信号をLSIチップ4に
印加した状態での動作試験、高温高湿動作試験、高温動
作寿命試験などの種々のエージングを行なうことができ
る。したがって、かかるエージングにより初期的な不良
を取り除き、電気特性を安定化させた高信頼度の半導体
装置を提供することができる。
さらにまた、本実施例の半導体装置は、できるだけ小さ
な表面積とした高集積度のLSIチップ4に、プローブ
針による電気信号をバンク電極2に印加できる太き場に
した配線基板3に取り付けた構造であるため、配線基板
30表面積はLSIチップ4の表面積よりも大きなもの
となっている。
そして、この配線基板3の表面積に相当する表面積を有
する伝熱部材6をLSIチップ4の裏面に取り付けたも
のである。したがって、伝熱部材6はLSISフチ40
表面積よりも大きな表面積を有するものとなシ、熱放散
性がそれだけ向上した構造のものである。換言すれば、
少なくとも配線基板の大きさたけ広げる必要がめるため
、およそ配線基板の拡がり分だけ、拡げた面積の伝熱部
材を用いても、必要以上に半導体装置の容積は大きくな
らない。
また、前記実施例では、LSIチップ4をエポキシ樹脂
8により樹脂封止したものであるが、とのエポキシ樹脂
は熱硬化性樹脂でib通常状態では固体化している。そ
のため、LSIチップへの電気信号印加時に、LSIチ
ップの発熱によるLSIチップ4と配線基板3と伝熱部
材6との各六〇熱膨張係数の違いによる熱奈発生のおそ
れがあるものである。
しかしなから、この封止用樹脂として、液状のシリコー
ンゲルやウレタンゲル(urethane gel )
などのゲル状樹脂を用いた他の実施例の半導体装置とす
ることにより、上記した熱歪発生による半導体装置の電
気特性劣化が防止でき、また半導体装置の不良発生や破
損事故が防止できる。
〔実施例2〕 第2図は、本発明の他の実施例2であるマルチチップモ
ジュール構造の半導体装置を示す断面図、第3図はその
分解斜視図である。
次に、本発明の半導体装置の他の実施例2について説明
する。第2図〜第3図には、実施例1の半導体装置1を
適用したマルチチップモジュール(multi chi
p module)構造の半導体装置が示しである。
上記マルチチップモジュール構造の半導体装置16は、
その裏面に外部端子であるピン9が取付けられたムライ
トからなるパッケージ基板10すなわちピングリッドア
レイ形式のパッケージ配線基板10の上面に、複数の上
記半導体装置1が取付けられている。本実施例の場合は
、縦横に8行8列マトリックス状に64個取り付けてい
る。この半導体装置lは、上記基板10に形成されてい
る電極(図示せず)に電気的に接続されている。
また、上記基板10の周縁部には、銅(Cu)からなる
ヒートシンク(放熱手段)11がろう材12で取付けら
れている。
上記ヒートシンク11は、そこに形成されている連通孔
13に冷却水を流す水冷式であり、その裏面には櫛歯状
の突起14が形成されている。そして、このヒートシン
ク11と複数個の半導体装置1との間には、銅からなる
櫛歯状の伝熱部材(放熱手段)15が介挿入されている
。しだがって、上記マルチチップモジュール構造の半導
体装置では、実装されている半導体装置1から発生する
熱は、シリコンカーバイド基板6から伝熱部材15を介
在してヒートシンク11へ伝導され、その熱がヒートシ
ンク11の外方へ放熱することができるものである。な
お、第3図において17はプリント配線基板を示したも
のであり、このプリント配線基板17はマルチチップモ
ジュール構造の半導体装置16の実装基板の役割をはた
している。
ヒートシンク11と伝熱部材15との関係は、第2図に
おいては、互いに接触している図表示となっているが、
実際のものは、ヒートシンク11の数個所に取り付けで
あるスプリングの他端が伝熱部材15に接触してなり、
ヒートシンク11と伝熱部材15との横方向の間には小
さな間隙が設けである。したがって、ヒートシンク11
と伝熱部材15との熱膨張率の相違にもとすくそれらの
各々の横方向の位置ずれが発生し、それらの熱変形を吸
収する構造となっている。
第2図〜第3図に示したマルチチップモジュール構造の
半導体装置16の製造方法は、次のとおシである。
ピングリッドアレイ形式のパッケージ配線基板10に実
施例1に示した半導体装置1を取り付ける。この場合は
、縦8列横8列の計64個の半導体装置1を基板10に
堆シ付ける。
ついで、伝達部材15をヒートシンクlli/C挿大し
たものに上記半導体装ftlが取り付けられているパッ
ケージ配線基板10を載置し、そのヒートシンク11の
周辺部の基板10との間にろう材12を介在させてベー
ク炉などの熱処理装置を用いてろう材12を溶融させて
ヒートシンク11を基板10に取り付けてマルチチップ
モジュール構造の半導体装置16を製作する。
本実施例のマルチチップモジュール構造の半導体装fl
16は、個別状態でプローブ検査、寿命試験等を終えた
高信頼度の半導体装置1を組み込むことができる。また
、マルチチップモジュール構造の半導体装[16におい
て、その動作使用時などにおいて複数個の半導体装置1
のうち、どれかが不良品となったとしても、それは、ヒ
ートシンク11を基板10から取り外して、その不良品
の半導体装置1を良品の半導体装置1と取り替えること
によ5g易に正常動作をするマルチナツプモジュール構
造の半導体装置16とすることができる。
さらにまた、LSIテップ4よりも広面積の熱伝導板4
としており、かつその熱伝導板4を伝熱部材15に接触
させ、この伝熱部材15がヒートシンク11に接触して
いることより、LSIチップ4ふら発生する熱を効率よ
く外方へ放熱することができる。
本実施例1または実施例2によれば以下の効果を得るこ
とができる。
(1)チップキャリア型半導体装置に搭載したLSIチ
ップ4の電極非形成主面に、シリコンカーバイド基板6
をろう材7で取付け、LSIチップ4とLSIチップよ
りも広い面積のシリコンカーバイド基板6とを熱的に接
続することにより、該シリコンカーバイド基板6が熱伝
導性に優れていると共にLSIチップ4よりも広い放熱
面積をもっているので、上記LSIチップ4に発生した
熱を電極非形成主面の側から、効率良く放散させること
が可能となる。
(2)上記(1)により、放熱性の高いチップキャリア
型半導体装置を提供できる。
(3)上記半導体装置をヒートシンク11を備えたマル
チチップモジュール構造の半導体装置において、該ヒー
トシンク11と上記半導体装置のシリコンカーバイド基
板6とを伝熱部材15を介在させて熱伝導可能に接続し
た状態で実装することによう、上記マルチチップモジー
−ルの放熱を確実に行うことができ、熱伝導の信頼性が
向上されたマルチチップモジュールを提供できる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもないO たとえば、実施例ではLSIチップ4とシリコンカーバ
イド基板6との熱伝導接続を金−錫ろう材7を介して達
成した例を示したが、これに限るものでないことはいう
までもなく、同様の目的を達成できる接合材料であれば
、いかなるものをも利用できることはいうまでもない。
また、必ずしも接合材を使用しなければならないもので
もなく、熱伝導性の良好な接続が可能であれば単に重ね
合わせて接触するものであってもよい。
前記実施例の半導体装置については、その具体的な構造
および形成材料は所期の目的を達成できる範囲で種々変
更可能であることはいうまでもない。このことは、第1
図に示した半導体装置または第2図〜第3図に示したマ
ルチチップモジュール構造の半導体装置についても、そ
の構造等は種種変更できることはいうまでもない。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるチップキャリア型半
導体装置に適用した場合について説明したが、これに限
定されるものではなく、たとえば、LSIチップ4をパ
ッケージ基板等のベレット取付配線基板に直接取付ける
ものに適用しても有効な技術である。
〔実施例3〕 第4図は本発明による他の実施例2である半導体装置1
9を示す概略断面図である。概略は実施例1の半導体装
置1と同様であり、相違は本実施例3ではキャップ20
を使用している点である。
本実施例20半導体装置は、アルミナ等のセラミックか
らなる配線基板(ペレット取付基板)3を有している。
この配線基板3の上面には、半導体素子ペレットである
LSIチップ4がろう材からなるCCBバンプ電極5を
介して取付けられており、上記基板3の周縁部上面には
、その断面がコ字状のアルミニウム、銅含有のタングス
テン等の金属、もしくはSiCセラミックからなるキャ
ップ20がろう材からなる接合層21を介して取付けら
れている。キャップ20は、その底の高さがLSIチッ
プ4の上面よシやや浅くなるようにされている。それ故
に、前記LSIチップ4の上面(−主面)は上記キャッ
プ20の裏面に、はぼ接触(一致)され、それでも生じ
る僅かな間隙にろう材からなる充填#(間隙充填用金属
)7が形成され、加工精度を超えた表面の凹凸により生
じる微小空間であっても完全に排除されている。したが
って、ベレット4の上面はキャップ20の裏面に対して
互いに密着可能となっている。
また、上記半導体装置では、その実装を前記配線基板3
の裏面に形成されたろう材からなる実装用バンク2を介
して実装基板(図示せず)に面付けして行うものである
。この実装用バンプ2は、前記CCBバンプ5に電気的
に接続されている。
本実施例2においては、CCBバンプ5、接合/?32
1、充填Ffd 7および実装用バンプ2がそれぞれろ
う材で形成されている。その溶融温度は、CCBバンフ
′5が最も高く、接合層21と充填層7とはほぼ同一で
ある。そして、実装用バンプ2は最も低い溶融温度を有
している。したがって、他のろう材部を溶融させること
なく、上記実装を達成することができる。
ろう材としては、たとえば半田があり、鉛(pb)と錫
(Sn)の混合比を調製してその溶融温度を調製するこ
とができる。なお、ろう材のぬれ性が小さい場合や無い
場合には、その場所にぬれ性の良い材料を被層する等、
通常の技術を用いてその表面のぬれ性の改善を行う。
本実施例2の半導体装置は、次のようにして製造するこ
とができる。
すなわち、まず配線基板3の所定付値に、LSIチップ
4をCCBバンプ5を溶融して取付ける。
次いで、ベレット4の上面とキャップ20裏面との間に
ろう材を介在させ、また配線基板3とキャップ20の下
端部との間にもほぼ同温度で溶融するろう材を介在させ
る。この状態で、全体を上記ろう材の溶融温度以上であ
ってCCBバンブ5が溶融しない温度に加熱し、上記2
箇所におけるろう材を溶融することにより、接合層21
によるキャップ20の取付けと同時に該キャップ2oの
裏面とベレット4との充填層7による接合をも達成でき
る。その際、接合層21が溶融しているためベレット4
の上面にキャップ20の裏面が整合する位置までキャッ
プ20が降下する。したがって、該ベレットの上面の高
さで、接合層21の厚さが自ずと決定される。
このように、本実施例によれば実施例1の半導体装置1
の時効果に追加して以下の効果を得ることができる。
(1)ベレット取付用配線基板3に面付けされた半導体
素子ベレット4の一生面とキャップ20裏面とをほぼ°
一致させて密着可能とし、かつ両面間に存在する僅かな
間隙にろう材を充填することにより、動作時にベレット
に発生した熱を効率良くキャップへ伝えることができる
。
(2)上記(1)により、配線基板3への経路に加え、
キャンプ20方向への放熱経路を確保できるので、半導
体装置の放熱性を大巾に向上することができる。
(3)ベレット4の上面とキャップ20の裏面との間の
充填層7と、キャップ20の下端部と配線基′板3との
間の接合層21を、それぞれほぼ同温度で溶融するろう
材で形成することにより、前記(1)に記載した半導体
装置を容易に製造できる。
〔実施例4] 第5図は、本発明の他の実施例4であるマルチチップモ
ジュール構造の半導体装置を示す断面図である。
この半導体装置22は、実施例3の半導体装置19を複
数個組み込んだマルチチップモジュール構造のものであ
シ、実施例2のマルチチップモジュール構造の半導体装
置16とほぼ同一のものであり、相違は実施例2におけ
る半導体装置1を実施例3の半導体装置19と差し替え
だものである。
本実施例4の構造及び作用効果の特長は、実施例3と実
施例2の構造の特長及び作用効果の特長を兼ね備えだも
のである。
〔実施例5〕 第6図は本発明によるさらに他の実施例5である半導体
装置30を示す概略断面図である。。
本実施例3の半導体装置30は、前記実施例3のものと
ほぼ同一であるが、外部端子として第4図に示す実装用
バンプ2の代わりにビン31が取付けられた、いわゆる
ピングリッドアレイ型パッケージからなるものである。
本実施例5においても、前記実施例3の場合と同様の効
果が得られる。さらに加えて、実装用外部リードがピン
形状であるため、裡々の実装方式に適用できるものであ
る。
〔実施例6〕 第7図は、本発明の他の実施例6であるマルチチップモ
ジュール構造の半導体装置32を示す断面図である。
この半導体装置32は、実施例5の半導体装置30を複
数個組み込んだマルチチップモジュール構造のものであ
υ、実施例2のマルチチップモジー−ル構造の半導体装
置16とほぼ同一のものであシ、相違は、実施例2にお
ける半導体装置1を実施例5の半導体装置30と差し替
えたものである。
本実施例6の構造及び作用効果の特長は、実施例5と実
施例2の構造の特長及び作用効果の特長を兼ね備えたも
のである。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもないO たとえば、実施例3と実施例5では半導体素子ベレット
4の上面とキャップ20の裏面との間にろう材からなる
充填層7を形成した例について説明したが、必ずしもこ
れに限るものでない。確かに、充填層7を介在させるこ
とにより、加工精度を超えた表面の凹凸に起因する間隙
をも塞ぐことができるので、大巾に熱伝導性を向上させ
ることができる。それ故、充填層7を介在させることが
望ましい。しかし、ベレット上面およびキャップ裏面の
平坦度が高い場合には、充填層7を介在させなくともL
SIチップ4とキャップ20とを1(ね合わせただけで
も十分な放熱性を確保することができるものである。
また、充填層7を介在させる場合には、それを構成する
ろう材が、接合層21を構成するそれとほぼ同温度の溶
融温度であるものについて説明したが、これに限らず、
充填M7を構成するろう材の溶融温度が低い場合であっ
てもよい。なお、全体構造または各構成部材の具体的形
状、材料等は、実施例に示したものに限らず、種々変更
可能であることはいうまでもない。
また、実際の使用時には、キャップ20の上面に放熱フ
ィン等を取付け1、その放熱を促す等の通常の技術を用
い、さらに放熱性能を高めることができることはいうま
でもない。
さらに、配線基板3上には、複数の半導体ベレットを搭
載することも可能である。実施例のようにベレット4の
上面(裏面)によってキャップ20の高さを規制する場
合は、ベレット4を構成するシリコンの熱膨張係数が金
属からなるキャップ20のそれよりも小さいので、キャ
ップ20の接合の後の熱収縮によってバンプ電極5に圧
縮応力が加えられることとなる。その結果として、実使
用時のバンク電極の接続信頼性が向上される。
以上の説明では主として本発明者によってなされた発明
をその利用分野である実装用バンプを介して面付は実装
を行うパッケージ型式のものや、いわゆるピングリッド
アレイ型パッケージ型式の半導体装置に適用した場合に
ついて説明したが、それに限定されるものではなく、た
とえば、パッケージをキャップで封止する型式の半導体
装置であれば、如何なるものにも適用して有効である。
実施例1〜実施例6によって具体的に詳述した本発明の
半導体装置は、その好適用例として大型コンピュータが
ある。
大型コンピータでは、高速動作が処理能力に大きく影響
し、処理能力向上のために遅延時間の短縮、熱特性の向
上による消費電力の実質的向上による大容量化を図る必
要性が強い。速度向上の要求を満たすためには、回路方
式技術上の工夫も重要であるが、それと並行して、実装
技術、冷却技術も極めて重要であシ、LSIチップ、高
密度マルチチップモジュール、大型プリント配線基板、
ボード間配線など、実装の各面においてコンピュータの
高速動作を達成するための工夫が必要である。
実施例2.実施例4.実施例6のマルチチップモジー−
ル構造の半導体装置は、実施例1.実施例3.実施例5
の個別半導体装置を8行8列に配置し計64個実装した
ものである。実施例1,3゜50半導体装置に組み込ま
れているLSIチップは8mmX8mmの四角形の半導
体素子ベレットで、バンプ電極数は総計600個程度あ
υ、その内訳は入出力用バンプ電極数が300個、電源
用バンプ電極数が150個、グランド用バンプ電極数が
150個程度、上記1辺が8mmの四角形のLSIチッ
プ表面に配置されている。隣接するバンプ電極間の距離
は約240μm程度であり、現状のプローブ針接触によ
る各バンプ電極に電気的信号を入出力させることはでき
ないものである。なんとなれば現状のツーローブ針によ
る各バンプを極に電気的信号を入出力させるには、パン
ク電極間距離が少なくとも450μm程度以上必要であ
るからである。したがって本発明においては、プローブ
針接触による電気測定可能なバンプ電極間距離450μ
m以上のバンク電極を有する配線基板を使用し、この配
線基板に上記LSIチップを搭載した構造を採用してい
る。そしてこの配線基板の大きさに相当する大きさの熱
伝導板をLSIチップに配置してなるものである。配線
基板および熱伝導板の大きさはLSIチップの大きさが
8mmX8mmの場合、10.5mmX 10.5II
unの四角形状のものが使用される。
本実施例2.4.6のマルチチップモジュール構造の半
導体装置の消費電力は、規格が21W程度、最大消費電
力が29W程度のものである。
本発明は、特殊な熱放散構造の実装構造を採用している
ことより、本発明のマルチチップモジュール構造の半導
体装置を縦横に複数個実装基板に組み込んだコンピュー
タの構造をとることができ、その場合でも熱放散性にす
ぐれているため、高速動作で大容量の処理能力が大きな
コンピータを提供することができる。
〔発明の効果〕
本発明は、半導体装置及びその製造方法に関し、プロー
ブ針接触による電気的信号の入出力ができる配線基板を
用いてそれにLSIチップを搭載し、LSIチップより
も大きな面積を有する熱伝導板をLSIチップに重ね合
わせたりあるいはろう材により取り付けそれをもって、
プローブ針接触による電気的信号の入出力を可能とし、
検査、測定、動作試験etcを行なうことができる構造
とすると共に、放熱特性を大幅に向上したものである。
また、本発明は、大型コンピータ用の半導体装置として
、高速動作と大容量処理能力を可能としたマルチチップ
モジュール構造の半導体装置をも提供するものであり、
グローブ針検査、測定、動作試験を特徴とする特に放熱
特性を大幅に向上したマルチチックモジュール構造の実
装形態をもつテバイスである。
【図面の簡単な説明】
第1図は、本発明の一実施例1を示す半導体装置の概略
断面図、 第2図は、本発明の他の実施例2を示すマルチチップモ
ジュール構造の半導体装置を示す概略断面図、 第3図は、第2図に示す半導体装置の分解図、第4図は
、本発明の他の実施例3を示す半導体装置の概略断面図
、 第5図は、本発明の他の実施例4を示すマルチチップモ
ジュール構造の半導体装置を示す概略断面図、 第6図は、本発明の他の実施例5を示す半導体装置の概
略断面図、 第7図は、本発明の他の実施例6を示すマルチチノプモ
ジー一層構造の半導体装置を示す概略断面図である。 1・・・半導体装置、2・・・バンプ電極、3・・・ム
ライト(セラミック)基板、4・・・フリップチップ、
5・・・ハフ7’電極、6・・・シリコンカーバイ)”
(SiC)基板、7・・・ろう材、8・・・エポキシ樹
脂、9・・・ビン、10・・・基板、11・・・ヒート
シンク(放熱手段)、12・・・ろう剤、13・・・連
通孔、14・・・櫛歯状の突起、15・・・櫛歯状の伝
熱部材(放熱手段)。 第  7  図 第  2  図 第 3  図 第  4  図 第  5  図 96図 凹 第  7  図

Claims (1)

  1. 【特許請求の範囲】 1、複数個のバンプ電極を有するLSIチップが、LS
    Iチップの各バンプ電極間距離よりも大きな間隔距離を
    有する複数個のバンプ電極を有するLSIチップ搭載用
    配線基板にフェースダウンボンディングにより取り付け
    てなり、前記LSIチップの主裏面に前記配線基板とほ
    ぼ同程度の大きさである熱伝導板がLSIチップに重ね
    合わされてなり、前記LSIチップを取り囲むように前
    記配線基板と前記熱伝導板および樹脂によりLSIチッ
    プが封止されてなることを特徴とする半導体装置。 2、熱伝導板としては、SiCを主成分とする高伝熱性
    でかつ高絶縁性の材料からなるものを使用する特許請求
    の範囲第1項記載の半導体装置。 3、熱伝導板がLSIチップにろう材により固定されて
    いる特許請求の範囲第1項記載の半導体装置。 4、熱伝導板がLSIチップと単に重ね合わされて接触
    されているものである特許請求の範囲第1項記載の半導
    体装置。 5、封止用樹脂は、熱硬化性樹脂である特許請求の範囲
    第1項記載の半導体装置。 6、封止用樹脂は、ゲル状の樹脂である特許請求の範囲
    第1項記載の半導体装置。 7、複数個のバンプ電極を有するLSIチップの主表面
    にはLSIチップの各バンプ電極間距離よりも大きな間
    隔距離を有する複数個のバンプ電極を有するLSIチッ
    プ搭載用配線基板がフェースダウンボンディングにより
    取り付けてなり、前記LSIチップの主裏面にはLSI
    チップよりも大きな表面積を有する熱伝導板が重ね合わ
    されている半導体装置をマトリックス状に複数個、ピン
    グリッドアレイ形式のパッケージ配線基板に取り付ける
    工程と前記半導体装置上面に熱伝導基板を介して冷却用
    ヒートシンクを重ね合わせ、前記パッケージ配線基板に
    前記ヒートシンクを取り付けることにより前記半導体装
    置を気密封止する工程とを有する半導体装置の製造方法
    。 8、熱伝導基板はヒートシンクに少なくとも2個以上の
    スプリングを介して取り付けられているものである特許
    請求の範囲第7項記載の半導体装置の製造方法。
JP62128286A 1987-05-27 1987-05-27 半導体装置およびその製造方法 Pending JPS63293965A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62128286A JPS63293965A (ja) 1987-05-27 1987-05-27 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62128286A JPS63293965A (ja) 1987-05-27 1987-05-27 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPS63293965A true JPS63293965A (ja) 1988-11-30

Family

ID=14981063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62128286A Pending JPS63293965A (ja) 1987-05-27 1987-05-27 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPS63293965A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1992017901A1 (en) * 1991-03-27 1992-10-15 Integrated System Assemblies Corporation Multichip integrated circuit module and method of fabrication
US5192716A (en) * 1989-01-25 1993-03-09 Polylithics, Inc. Method of making a extended integration semiconductor structure
US5250843A (en) * 1991-03-27 1993-10-05 Integrated System Assemblies Corp. Multichip integrated circuit modules
JPH08139267A (ja) * 1994-11-07 1996-05-31 Nec Corp マルチチップモジュール
US5693572A (en) * 1993-12-20 1997-12-02 Sgs-Thomson Microelectronics, Inc. Ball grid array integrated circuit package with high thermal conductivity
KR100249539B1 (ko) * 1994-09-30 2000-03-15 가네꼬 히사시 반도체 칩 및 그 제조방법
US6274391B1 (en) * 1992-10-26 2001-08-14 Texas Instruments Incorporated HDI land grid array packaged device having electrical and optical interconnects
US6333209B1 (en) * 1999-04-29 2001-12-25 International Business Machines Corporation One step method for curing and joining BGA solder balls
USRE39603E1 (en) 1994-09-30 2007-05-01 Nec Corporation Process for manufacturing semiconductor device and semiconductor wafer

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5192716A (en) * 1989-01-25 1993-03-09 Polylithics, Inc. Method of making a extended integration semiconductor structure
WO1992017901A1 (en) * 1991-03-27 1992-10-15 Integrated System Assemblies Corporation Multichip integrated circuit module and method of fabrication
US5250843A (en) * 1991-03-27 1993-10-05 Integrated System Assemblies Corp. Multichip integrated circuit modules
AU648417B2 (en) * 1991-03-27 1994-04-21 Integrated System Assemblies Corporation Multichip integrated circuit module and method of fabrication
US6274391B1 (en) * 1992-10-26 2001-08-14 Texas Instruments Incorporated HDI land grid array packaged device having electrical and optical interconnects
US5693572A (en) * 1993-12-20 1997-12-02 Sgs-Thomson Microelectronics, Inc. Ball grid array integrated circuit package with high thermal conductivity
KR100249539B1 (ko) * 1994-09-30 2000-03-15 가네꼬 히사시 반도체 칩 및 그 제조방법
USRE39603E1 (en) 1994-09-30 2007-05-01 Nec Corporation Process for manufacturing semiconductor device and semiconductor wafer
JPH08139267A (ja) * 1994-11-07 1996-05-31 Nec Corp マルチチップモジュール
US6333209B1 (en) * 1999-04-29 2001-12-25 International Business Machines Corporation One step method for curing and joining BGA solder balls

Similar Documents

Publication Publication Date Title
US4825284A (en) Semiconductor resin package structure
US5990550A (en) Integrated circuit device cooling structure
US8362607B2 (en) Integrated circuit package including a thermally and electrically conductive package lid
EP0559366B1 (en) Stackable three-dimensional multiple chip semiconductor device and method for making the same
US5990418A (en) Hermetic CBGA/CCGA structure with thermal paste cooling
KR910004506B1 (ko) 반전 칩 캐리어
US8072057B2 (en) Semiconductor device and method of fabrication
JP5851878B2 (ja) 半導体モジュールの製造方法
US20220384281A1 (en) Semiconductor package and method for making the same
US7859095B2 (en) Method of manufacturing semiconductor device
US6657864B1 (en) High density thermal solution for direct attach modules
HK1004352B (en) Stackable three-dimensional multiple chip semiconductor device and method for making the same
CN1388584A (zh) 半导体器件
JPH08250652A (ja) マルチチップモジュールパッケージ
JPH09129817A (ja) 半導体装置
US6335271B1 (en) Method of forming semiconductor device bump electrodes
JPH07170098A (ja) 電子部品の実装構造および実装方法
US20020086515A1 (en) Method of manufacturing bump electrodes and a method of manufacturing a semiconductor device
US7151308B2 (en) Semiconductor chip package
JP3547303B2 (ja) 半導体装置の製造方法
JPH0855875A (ja) 半導体装置
US20050035444A1 (en) Multi-chip package device with heat sink and fabrication method thereof
CN115312407A (zh) 半导体模块封装方法及半导体模块
JPS63313846A (ja) モジュ−ル実装構造
US20260090456A1 (en) Semiconductor package with molding layer and protective layer