JPS6329514B2 - - Google Patents

Info

Publication number
JPS6329514B2
JPS6329514B2 JP55006937A JP693780A JPS6329514B2 JP S6329514 B2 JPS6329514 B2 JP S6329514B2 JP 55006937 A JP55006937 A JP 55006937A JP 693780 A JP693780 A JP 693780A JP S6329514 B2 JPS6329514 B2 JP S6329514B2
Authority
JP
Japan
Prior art keywords
transistor
motor
pulse
phase
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55006937A
Other languages
Japanese (ja)
Other versions
JPS56107790A (en
Inventor
Norio Shimoyama
Seiji Yamamoto
Yasuhisa Ikeda
Shoji Seya
Katsuhiko Inoe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Oki Electric Industry Co Ltd
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Oki Electric Industry Co Ltd
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp, Oki Electric Industry Co Ltd, Nippon Electric Co Ltd filed Critical Nippon Telegraph and Telephone Corp
Priority to JP693780A priority Critical patent/JPS56107790A/en
Publication of JPS56107790A publication Critical patent/JPS56107790A/en
Publication of JPS6329514B2 publication Critical patent/JPS6329514B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02PCONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P7/00Arrangements for regulating or controlling the speed or torque of electric DC motors
    • H02P7/06Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual DC dynamo-electric motor by varying field or armature current
    • H02P7/18Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual DC dynamo-electric motor by varying field or armature current by master control with auxiliary power
    • H02P7/24Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual DC dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices
    • H02P7/28Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual DC dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices using semiconductor devices
    • H02P7/2805Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual DC dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices using semiconductor devices whereby the speed is regulated by measuring the motor speed and comparing it with a given physical value

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Direct Current Motors (AREA)

Description

【発明の詳細な説明】 本発明はDCモータが所定角度回転するごとに
1個のフイードバツクパルスを形成し、このフイ
ードバツクパルスと入力パルスとの位相差を一定
に維持するようにDCモータを駆動することによ
り該DCモータの速度制御を行なうDCモータの駆
動方法に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention forms one feedback pulse every time a DC motor rotates by a predetermined angle, and the DC The present invention relates to a method for driving a DC motor, which controls the speed of the DC motor by driving the motor.

従来、この種の駆動方法はいわゆるフエーズロ
ツクドループ(PLL)制御による駆動方法とし
て知られており、第1図に示すようにフエーズコ
ンパレータ1が入力パルスfINとフイードバツク
パルスfFBとの位相差に応じた幅のパルスを出力
し、CRフイルタ回路2がこの出力パルスを平滑
化してパルス幅に応じたDC電圧を出力し、トラ
ンジスタ3がこのDC電圧に応じた電流をDCモー
タ4に供給し、回転角検出器5はこのDCモータ
4が所定角度回転するごとにパルスを出力し、波
形整形回路6がこの出力パルスを整形し前記フイ
ードバツクパルスfFB(θ)として出力する構成で
あつた。なおダイオードD1はDCモータ4の逆
起電力を吸収する。
Conventionally, this type of driving method is known as a driving method using so-called phase-locked loop (PLL) control, in which a phase comparator 1 inputs an input pulse f IN and a feedback pulse f FB , as shown in FIG. The CR filter circuit 2 smoothes this output pulse and outputs a DC voltage according to the pulse width, and the transistor 3 supplies a current according to this DC voltage to the DC motor 4. The rotation angle detector 5 outputs a pulse every time the DC motor 4 rotates by a predetermined angle, and the waveform shaping circuit 6 shapes this output pulse and outputs it as the feedback pulse f FB (θ). It was a composition. Note that the diode D1 absorbs the back electromotive force of the DC motor 4.

しかしながら前記従来のものはCRフイルタ回
路2の時定数により遅れが生じるため、起動特性
および停止特性が悪く、またトランジスタ3が活
性領域で使用されるため該トランジスタ3による
発熱が大きい欠点を有していた。
However, the above-mentioned conventional type has the disadvantage that a delay occurs due to the time constant of the CR filter circuit 2, resulting in poor start-up and stop characteristics.Also, since the transistor 3 is used in the active region, the transistor 3 generates a large amount of heat. Ta.

本発明は前記欠点を除去するもので、以下図面
にしたがい詳細に説明する。
The present invention eliminates the above-mentioned drawbacks and will be explained in detail below with reference to the drawings.

第2図は本発明に係る一実施例を示すブロツク
図である。同図において7はフイードバツクパル
スfFBが入力パルスfINより位相が遅れているとき
該位相差に応じた幅の正極性のパルスを出力し前
記フイードバツクパルスfFBが入力パルスfINより
位相が進んでいるとき該位相差に応じた幅の負極
性のパルスを出力し前記正極性のパルスおよび負
極性のパルスを出力せぬときには高インピーダン
ス出力状態となるトライステート出力のフエズコ
ンパレータ(以下三値フエーズコンパレータとい
う)、8はこの三値フエーズコンパレータ7が正
極性のパルスを出力するときのみオン状態になる
第一レベル判定回路、9は前記三値フエーズコン
パレータ7が負極性のパルスを出力するときのみ
オン状態になる第二レベル判定回路、10は前記
第一レベル判定回路8のオン状態によりオン状態
になりDCモータ4に電流を供給する第一トラン
ジスタ、11は前記第二レベル判定回路9のオン
状態によりオン状態になりDCモータ4の逆起電
力を吸収する第二トランジスタ、R1,R2,R
3およびR4は抵抗、ZDはツエナーダイオード、
Q1はトランジスタである。
FIG. 2 is a block diagram showing one embodiment of the present invention. In the same figure, when the feedback pulse f FB is delayed in phase from the input pulse f IN , a pulse of positive polarity with a width corresponding to the phase difference is outputted, and the feedback pulse f FB is delayed in phase from the input pulse f IN . A tri-state output Huez comparator that outputs a negative polarity pulse with a width corresponding to the phase difference when the phase is further advanced, and enters a high impedance output state when the positive polarity pulse and negative polarity pulse are not output. (hereinafter referred to as a three-value phase comparator), 8 is a first level determination circuit that is turned on only when the three-value phase comparator 7 outputs a pulse of positive polarity, and 9 is a first level determination circuit when the three-value phase comparator 7 has a negative polarity. 10 is a first transistor that is turned on when the first level determination circuit 8 is turned on and supplies current to the DC motor 4; 11 is the first transistor that is turned on when the first level determination circuit 8 is on; Second transistors R1, R2, R that are turned on due to the on state of the second level determination circuit 9 and absorb the back electromotive force of the DC motor 4;
3 and R4 are resistors, ZD is a Zener diode,
Q1 is a transistor.

前記構成において動作を説明する。まず三値フ
エーズコンパレータ7に第3図イに示する入力パ
ルスfINを入力する。このときDCモータ4は停止
しておりフイードバツクパルスfFBは前記三値フ
エーズコンパレータ7に入力されない。このため
前記三値フエーズコンパレータ7が第3図ハに示
す正極性のパルスを出力し、第一レベル判定回路
8がオン状態になり、第一トランジスタ10のみ
第3図ニに示すようにオン状態になり、DCモー
タ4が回転する。回転角検出器5は前記DCモー
タ4が所定角度回転するごとに1個のパルスを出
力し、波形整形回路6がこの出力パルスを波形整
形し、第3図ロに示すフイードバツクパルスfFB
として前記三値フエーズコンパレータ7へ出力す
る。前記DCモータ4の回転速度が低い間は前記
フイードバツクパルスfFBが入力パルスfINより大
きく遅れるので、前記三値フエーズコンパレータ
7からパルス幅の大きい正極性のパルスを出力さ
れ、DCモータ4は長く加速される。また前記三
値フエーズコンパレータ7が正極性のパルスおよ
び負極性のパルスを出力しない間は第一トランジ
スタ10および第二トランジスタ11が共にオフ
状態になり、このためDCモータ4は慣性で回転
し摩擦力により弱く減速される。このようにして
前記モータ4が徐徐に加速され、入力パルスfIN
に対するフイードバツクパルスfFBの遅れがある
値まで小さくなると前記第一トランジスタ10に
よる加速力と前記摩擦力とが平衡し、前記DCモ
ータ4の回転速度が一定する。この後DCモータ
4の回転速度が少し高くなると前記入力パルス
fINに対するフイードバツクパルスfFBの遅れが少
なくなり、前記三値フエーズコンパレータ7が出
力する正極性パルスのパルス幅が小さくなり、
DCモータ4の加速時間が短くなるので、該DCモ
ータ4の回転速度が低くなる。また前記DCモー
タ4の回転速度が少し低くなると前記入力パルス
fINに対するフイードバツクパルスfFBの遅れが大
きくなり、前記三値フエーズコンパレータ7が出
力する正極性パルスのパルス幅が大きくなり、
DCモータ4の加速時間が長くなるので該DCモー
タ4の回転速度が高くなる。さらに、機械的な要
因により大きな負荷変動が生じ、前記DCモータ
4の回転速度が大きく上昇したときには、フイー
ドバツクパルスfFBが入力パルスfINより進むが、
このときには前記三値フエーズコンパレータ7が
第3図ハに示す負極性のパルスを出力し、第二レ
ベル判定回路9がオン状態になり、第二トランジ
スタ11のみが第3図ホに示すようにオン状態に
なる。このためDCモータ4の回転により生ずる
逆起電力が全て吸収され該DCモータ4の回転速
度が急速に減少する。したがつて前記DCモータ
4は入力パルスfINの周波数に応じた一定の回転
速度に維持される。
The operation in the above configuration will be explained. First, the input pulse f IN shown in FIG. 3A is input to the three-value phase comparator 7. At this time, the DC motor 4 is stopped and the feedback pulse fFB is not input to the three-value phase comparator 7. Therefore, the three-level phase comparator 7 outputs the positive pulse shown in FIG. 3C, the first level determination circuit 8 is turned on, and only the first transistor 10 is turned on as shown in FIG. 3D. state, and the DC motor 4 rotates. The rotation angle detector 5 outputs one pulse every time the DC motor 4 rotates by a predetermined angle, and the waveform shaping circuit 6 shapes the output pulse into a feedback pulse f FB shown in FIG.
It is outputted to the three-value phase comparator 7 as a signal. While the rotation speed of the DC motor 4 is low, the feedback pulse f FB lags behind the input pulse f IN by a large amount, so a positive pulse with a large pulse width is output from the three-value phase comparator 7, and the DC motor 4 is accelerated for a long time. Furthermore, while the three-level phase comparator 7 does not output a positive pulse or a negative pulse, both the first transistor 10 and the second transistor 11 are in the OFF state, so that the DC motor 4 rotates due to inertia and causes friction. It is weakly decelerated by the force. In this way, the motor 4 is gradually accelerated, and the input pulse f IN
When the delay of the feedback pulse fFB with respect to the feedback pulse fFB decreases to a certain value, the acceleration force by the first transistor 10 and the frictional force are balanced, and the rotational speed of the DC motor 4 becomes constant. After this, when the rotational speed of the DC motor 4 increases a little, the input pulse
The delay of the feedback pulse f FB with respect to f IN is reduced, and the pulse width of the positive pulse output from the three-value phase comparator 7 is reduced,
Since the acceleration time of the DC motor 4 becomes shorter, the rotational speed of the DC motor 4 becomes lower. Moreover, when the rotational speed of the DC motor 4 becomes a little low, the input pulse
The delay of the feedback pulse f FB with respect to f IN increases, and the pulse width of the positive pulse output from the three-value phase comparator 7 increases,
Since the acceleration time of the DC motor 4 becomes longer, the rotational speed of the DC motor 4 becomes higher. Furthermore, when a large load fluctuation occurs due to mechanical factors and the rotational speed of the DC motor 4 increases greatly, the feedback pulse f FB is ahead of the input pulse f IN ;
At this time, the three-level phase comparator 7 outputs a negative pulse as shown in FIG. Turns on. Therefore, all the back electromotive force generated by the rotation of the DC motor 4 is absorbed, and the rotational speed of the DC motor 4 is rapidly reduced. Therefore, the DC motor 4 is maintained at a constant rotational speed depending on the frequency of the input pulse f IN .

次に入力パルスfINを前記三値フエーズコンパ
レータ7に入力せぬようにすると入力パルスfIN
よりフイードバツクパルスfFBの方が極端に進ん
でいる場合と同様になり、前記三値フエーズコン
パレータ7が負極性になり、第二レベル判定回路
9がオン状態になり、第二トランジスタ11のみ
オン状態になる。このためDCモータ4が前述の
ように急激に減速され、短時間の間に停止する。
Next, if the input pulse f IN is not input to the three-value phase comparator 7, the input pulse f IN
This is similar to the case where the feedback pulse f FB is extremely advanced, the three-value phase comparator 7 becomes negative polarity, the second level determination circuit 9 is turned on, and the second transistor 11 is turned on. only turns on. For this reason, the DC motor 4 is rapidly decelerated as described above and comes to a stop within a short period of time.

なお、前記実施例において第一トランジスタ1
0および第二トランジスタ11はオン状態とオフ
状態、すなわち飽和領域か遮断領域でしか動作し
ていないためそれ自体の発熱量が極めて低くなつ
ている。また第2図に示すように、第一判定回路
8は抵抗R1、およびR2、トランジスタTr、
ツエナーダイオードZDにより構成でき、第二判
定回路9は通常市販されているTTL・ICのイン
バータ回路を使用できる。
Note that in the above embodiment, the first transistor 1
Since the transistor 0 and the second transistor 11 operate only in the on state and the off state, that is, in the saturation region or the cutoff region, the amount of heat generated by themselves is extremely low. Further, as shown in FIG. 2, the first determination circuit 8 includes resistors R1 and R2, transistors Tr,
It can be constructed from a Zener diode ZD, and the second determination circuit 9 can use a commercially available TTL/IC inverter circuit.

前記第2図に示す実施例は前述のようにDCモ
ータ4が所望速度より高くなると直ちにDCモー
タ4を制動し、DCモータ4が所望速度より低く
なると直ちに加速するのでDCモータのように機
械的時定数が大きい負荷に対しては振動を生じ易
い。したがつて回転速度むらが余り影響しない用
途に適している。これに対してキヤリツジを連続
的に移動しながら印字するドツトプリンタのキヤ
リツジ制御のように回転速度むらを極力小さくし
たい場合には前記実施例のままでは不充分なので
第4図のように変更することが望ましい。
As mentioned above, the embodiment shown in FIG. 2 brakes the DC motor 4 as soon as it becomes higher than the desired speed, and accelerates it as soon as the DC motor 4 becomes lower than the desired speed. Vibration is likely to occur for loads with large time constants. Therefore, it is suitable for applications where unevenness in rotational speed does not have much effect. On the other hand, when it is desired to minimize the rotational speed unevenness as much as possible, such as in the carriage control of a dot printer that prints while continuously moving the carriage, the above embodiment is insufficient, so it is necessary to change it as shown in Figure 4. desirable.

第4図は本発明に係る他の実施例であり、第一
トランジスタ10および第二トランジスタ11の
オン状態、オフ状態を制御する回路として、三値
フエーズコンパレータ7の出力に基づいて制御を
行う第1の制御回路と、入力パルスfINに基づい
て制御を行うと共に前記第1の制御回路に優先し
て制御を行う第2の制御回路とを備えている。こ
こで、この第1の制御回路は第一レベル判定回路
8と第二レベル判定回路9とから成り、前記第2
図に示す実施例はこの第1の制御回路だけで第一
トランジスタ10および第二トランジスタ11の
オン状態、オフ状態を制御している。前記第2の
制御回路は本実施例において新たに設けられたも
のであり、入力パルスfINが入力されている間、
オン状態になり、第一レベル判定回路8の出力状
態にかかわらず第一トランジスタ10をオン状態
にする第三トランジスタ12と、この第三トラン
ジスタ12がオン状態になると第二レベル判定回
路9の出力状態にかかわらず第二トランジスタ1
1をオフ状態にするダイオード13とからなつて
いる。つまり、この第2の制御回路は、前記第1
の制御回路に優先して第一トランジスタ10およ
び第二トランジスタ11を制御するように構成さ
れており、入力パルスfINが入力されている間、
第一トランジスタ10をオン状態、かつ第二トラ
ンジスタ11をオフ状態にする。
FIG. 4 shows another embodiment of the present invention, in which the circuit controls the on-state and off-state of the first transistor 10 and the second transistor 11 based on the output of the three-value phase comparator 7. It includes a first control circuit and a second control circuit that performs control based on the input pulse f IN and also performs control with priority over the first control circuit. Here, this first control circuit consists of a first level determination circuit 8 and a second level determination circuit 9, and
In the embodiment shown in the figure, the on-state and off-state of the first transistor 10 and the second transistor 11 are controlled only by this first control circuit. The second control circuit is newly provided in this embodiment, and while the input pulse f IN is being input,
A third transistor 12 is turned on and turns on the first transistor 10 regardless of the output state of the first level determination circuit 8; and when this third transistor 12 is turned on, the output of the second level determination circuit 9 is Second transistor 1 regardless of state
1 and a diode 13 that turns OFF. In other words, this second control circuit
The control circuit is configured to control the first transistor 10 and the second transistor 11 with priority over the control circuit, and while the input pulse f IN is input,
The first transistor 10 is turned on and the second transistor 11 is turned off.

前記第4図に示す実施例は、入力パルスfIN
三値フエーズコンパレータ7に入力されている間
第三トランジスタ12がオン状態になり、このた
め第一トランジスタ10がオン状態になり、また
ダイオード13を介することにより第二トランジ
スタ11がオフ状態になる。したがつて入力パル
スfINが前記三値フエーズコンパレータ7に入力
されるごとに少なくとも該入力パルスfINのパル
ス幅だけDCモータ4が加速される。第5図イ〜
ホはこれを示すタイムチヤートであり、第5図イ
は入力パルスIN、第5図ロはフイードバツクパル
スfFB第5図ハは三値フエーズコンパレータ7の
出力、第5図ニは第一トランジスタ10の出力、
第5図ホは第二トランジスタ11の出力をそれぞ
れ示している。他の動作は第2図に示す実施例と
異ならない。したがつて、この実施例は起動時お
よび停止時は第2図に示す実施例と同じであるが
モータ4が定常速度に達した後はフイードバツク
パルスfFBの位相が入力パルスfINの位相より進む
か等しくなり、大きな負荷変動がない限り遅れる
ことがない。このためDCモータ4の回転速度は
第二トランジスタ11がオン状態になる時間の多
少により制御されることになり、この点が前記第
2図に示す実施例と異なる。換言すれば、前記第
4図に示す実施例はオープンループ制御方式によ
りDCモータ4に間欠的にくり返し一定の駆動力
を与え、かつこの一定の駆動力に過不足が生じた
ときクローズドループ制御方式によりモータ4に
必要な駆動力又は制動力をも与え、これにより前
記駆動力の過不足を打消すようにしたものであ
る。したがつて前記一定の駆動力をDCモータ4
に合わせて適当に設定すれば、該DCモータ4の
回転速度むらは殆んどなくなる。
In the embodiment shown in FIG. 4, the third transistor 12 is in the on state while the input pulse f IN is input to the three-value phase comparator 7, so the first transistor 10 is in the on state, and The second transistor 11 is turned off through the diode 13. Therefore, each time the input pulse f IN is input to the three-value phase comparator 7, the DC motor 4 is accelerated by at least the pulse width of the input pulse f IN . Figure 5 I
E is a time chart showing this, and FIG. 5A is the input pulse IN , FIG. 5B is the feedback pulse fFB , FIG. The output of one transistor 10,
FIG. 5E shows the output of the second transistor 11, respectively. Other operations are the same as the embodiment shown in FIG. Therefore, this embodiment is the same as the embodiment shown in FIG. 2 at startup and stop, but after the motor 4 reaches a steady speed, the phase of the feedback pulse fFB changes to that of the input pulse fIN. It will lead or be equal to the phase and will not lag unless there is a large load change. Therefore, the rotational speed of the DC motor 4 is controlled by the amount of time the second transistor 11 is in the ON state, and this point differs from the embodiment shown in FIG. 2 above. In other words, in the embodiment shown in FIG. 4, a constant driving force is intermittently and repeatedly applied to the DC motor 4 using an open-loop control system, and when an excess or deficiency occurs in this constant driving force, a closed-loop control system is applied. This also provides the necessary driving force or braking force to the motor 4, thereby canceling out the excess or deficiency of the driving force. Therefore, the constant driving force is applied to the DC motor 4.
If it is set appropriately according to the rotational speed of the DC motor 4, there will be almost no unevenness in the rotational speed of the DC motor 4.

以上詳細に説明したように本発明によれば、少
なくとも入力パルスの位相に対してフイードバツ
クパルスの位相が遅れるときは第一のトランジス
タをしや断領域であるオフ状態から飽和領域であ
るオン状態にしてDCモータに電流を供給し、入
力パルスの位相に対してフイードバツクパルスの
位相が進むときには第二トランジスタをしや断領
域であるオフ状態から飽和領域であるオン状態に
してDCモータの逆起電力を吸収するので、前記
第一および第二のトランジスタに生ずる発熱は極
めて低くなり、またモータを短時間に起動よび停
止できる効果がある。さらに、入力パルスが入力
されている間、第一トランジスタをオン状態、か
つ第二トランジスタをオフ状態にしてDCモータ
に間欠的にくり返し一定の駆動力を与えると、回
転速度むらがほとんどなくなる効果もある。
As described in detail above, according to the present invention, at least when the phase of the feedback pulse lags behind the phase of the input pulse, the first transistor is switched from the off state, which is the damping region, to the on state, which is the saturation region. When the phase of the feedback pulse advances with respect to the phase of the input pulse, the second transistor is switched from the OFF state, which is the damping region, to the ON state, which is the saturation region, and the DC motor is turned on. Since the back electromotive force is absorbed, the heat generated in the first and second transistors is extremely low, and the motor can be started and stopped in a short time. Furthermore, by intermittently and repeatedly applying a constant driving force to the DC motor by keeping the first transistor in the on state and the second transistor in the off state while input pulses are being input, it is possible to almost eliminate irregularities in rotational speed. be.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来例を示すブロツク図、第2図は本
発明に係る一実施例を示すブロツク図、第3図イ
〜ホはそのタイムチヤート、第4図は本発明に係
る他の実施例を示すブロツク図、第5図イ〜ホは
そのタイムチヤートである。 4…DCモータ、5…回転角検出器、6…波形
整形回路、7…三値フエーズコンパレータ、8…
第一レベル判定回路、9…第二レベル判定回路、
10…第一トランジスタ、11…第二トランジス
タ、12…第三トランジスタ、13…ダイオー
ド。
Fig. 1 is a block diagram showing a conventional example, Fig. 2 is a block diagram showing an embodiment according to the present invention, Fig. 3 A to E are time charts thereof, and Fig. 4 is another embodiment according to the present invention. The block diagram of FIG. 4...DC motor, 5...rotation angle detector, 6...waveform shaping circuit, 7...three-value phase comparator, 8...
first level determination circuit, 9... second level determination circuit,
10...First transistor, 11...Second transistor, 12...Third transistor, 13...Diode.

Claims (1)

【特許請求の範囲】 1 DCモータを駆動する入力パルスと、DCモー
タが一定角度回転するごとに1個のフイードバツ
クパルスを発生するフイードバツクパルス発生手
段からのフイードバツクパルスとの位相差を位相
比較手段で検知してDCモータ駆動トランジスタ
を制御し、その位相差に応じた時間DCモータを
駆動してDCモータを所望の回転速度で回転させ
るDCモータ駆動方法において、 前記DCモータ駆動トランジスタを、1つはDC
モータに電流を供給する第1のトランジスタ、も
う1つはDCモータの逆起電力を吸収する第2の
トランジスタとで構成すると共に、 前記第1のトランジスタおよび第2のトランジ
スタのオン状態、オフ状態を制御する回路とし
て、 前記位相比較手段の出力に基づいて制御を行う
第1の制御回路と、 前記入力パルスに基づいて制御を行うと共に前
記第1の制御回路に優先して制御を行う第2の制
御回路とを備え、 前記第1の制御回路が、前記位相比較手段の出
力に基づいて前記入力パルスの位相に対して前記
フイードバツクパルスの位相が遅れていることお
よび位相差を検知し、それによりその位相差に応
じた時間前記第1のトランジスタをオン状態、か
つ前記第2のトランジスタをオフ状態にし、 前記第1の制御回路が、前記位相比較手段の出
力に基づいて前記入力パルスの位相に対して前記
フイードバツクパルスの位相が進んでいることお
よび位相差を検知し、それによりその位相差に応
じた時間前記第1のトランジスタをオフ状態、か
つ前記第2のトランジスタをオン状態にし、 前記第2の制御回路が、前記入力パルスが入力
されている間、前記第1のトランジスタをオン状
態、かつ前記第2のトランジスタをオフ状態にす
ることを特徴とするDCモータ駆動方法。
[Claims] 1. The position between the input pulse that drives the DC motor and the feedback pulse from a feedback pulse generating means that generates one feedback pulse every time the DC motor rotates by a certain angle. In the DC motor drive method, the DC motor drive method detects a phase difference using a phase comparison means to control a DC motor drive transistor, and drives the DC motor for a time corresponding to the phase difference to rotate the DC motor at a desired rotation speed. transistor, one is DC
It is composed of a first transistor that supplies current to the motor and a second transistor that absorbs the back electromotive force of the DC motor, and the on state and off state of the first transistor and the second transistor. A first control circuit that performs control based on the output of the phase comparison means; and a second control circuit that performs control based on the input pulse and gives priority to the first control circuit. and a control circuit, wherein the first control circuit detects that the phase of the feedback pulse lags behind the phase of the input pulse and a phase difference based on the output of the phase comparison means. , whereby the first transistor is turned on and the second transistor is turned off for a time corresponding to the phase difference, and the first control circuit adjusts the input pulse based on the output of the phase comparison means. detects that the phase of the feedback pulse is ahead of the phase of the feedback pulse and detects a phase difference, and thereby turns off the first transistor and turns on the second transistor for a time corresponding to the phase difference. and the second control circuit turns on the first transistor and turns off the second transistor while the input pulse is input. .
JP693780A 1980-01-25 1980-01-25 Driving method of dc motor Granted JPS56107790A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP693780A JPS56107790A (en) 1980-01-25 1980-01-25 Driving method of dc motor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP693780A JPS56107790A (en) 1980-01-25 1980-01-25 Driving method of dc motor

Publications (2)

Publication Number Publication Date
JPS56107790A JPS56107790A (en) 1981-08-26
JPS6329514B2 true JPS6329514B2 (en) 1988-06-14

Family

ID=11652158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP693780A Granted JPS56107790A (en) 1980-01-25 1980-01-25 Driving method of dc motor

Country Status (1)

Country Link
JP (1) JPS56107790A (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0619917B2 (en) * 1983-08-26 1994-03-16 松下電器産業株式会社 Feed drive controller
JPH0632579B2 (en) * 1983-09-01 1994-04-27 イング・チイ・オリベツチ・アンド・チイ・エス・ピー・ア DC motor speed and positioning control device
JPS6118383A (en) * 1984-07-03 1986-01-27 Shinko Electric Co Ltd Wire feeding device having braking function
JPS6118382A (en) * 1984-07-03 1986-01-27 Shinko Electric Co Ltd Wire feeding device having braking function

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5342310A (en) * 1976-09-30 1978-04-17 Ishikawajima Harima Heavy Ind Co Ltd Speed controll system for dc motor

Also Published As

Publication number Publication date
JPS56107790A (en) 1981-08-26

Similar Documents

Publication Publication Date Title
US4584505A (en) Torque-speed control system for asynchronous D.C. brushless motor
US4300079A (en) DC Motor control system
US4477757A (en) Phase commutator for closed loop control of a stepping motor
JPS5859876A (en) Carriage controller for serial printer using dc motor
JPS5814156B2 (en) Constant torque and inertia compensation control device for DC motors
JPS6012879B2 (en) Self-excited drive device for step motor
US4088933A (en) DC Motor phase control system
JP2020156226A (en) Drive circuit of stepping motor and its drive method, electronic equipment using it
US4675590A (en) Stepping motor driver with mid-frequency stability control
JPH0759389A (en) Motor intermittent drive control system and device
US4481454A (en) Method of driving a stepping motor
JP3128845B2 (en) Electric vehicle speed control device
JPS59164543A (en) Speed controller of copying machine
JPH0456554B2 (en)
JPS5914982A (en) Digital-servo device for controlling bidirectional printing carriage
JPS6130977A (en) Brake controlling method of motor
JPS59185183A (en) Speed controlling method and speed control device
JPS6162388A (en) Controlling method of synchronous motor
JPS59152435A (en) Scanner
JPS5869483A (en) Scan drive motor control device
JPS6035989A (en) Control system of dc motor
JP2521808B2 (en) Control method of servo circuit
JPH0773927B2 (en) Print timing signal generator for serial printer
JPS5950785A (en) Single-phase capacitor motor
JPS5912218B2 (en) variable frequency oscillation circuit