JPS6329527A - テ−プキヤリアパツケ−ジレジンポツテイング方法 - Google Patents
テ−プキヤリアパツケ−ジレジンポツテイング方法Info
- Publication number
- JPS6329527A JPS6329527A JP17157186A JP17157186A JPS6329527A JP S6329527 A JPS6329527 A JP S6329527A JP 17157186 A JP17157186 A JP 17157186A JP 17157186 A JP17157186 A JP 17157186A JP S6329527 A JPS6329527 A JP S6329527A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- tape
- potting
- semiconductor element
- resin solution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はテープキャリアパッケージを組立する際のレジ
ンポツティング技術の改良に関する。
ンポツティング技術の改良に関する。
半導体素子の実装方式の一つにテープキャリア方式があ
る。この方式は別称フィルムキャリア方式とかＴＡＢ（
Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ ）方
式とか呼ばれており、一般に、長尺のスプロケットホー
ル付きフィルムテープに半導体素子を連続的に組込んで
いく方式で、当該ホールを利用してフィルム（テープ）
を送り、位置合せを行なう。
る。この方式は別称フィルムキャリア方式とかＴＡＢ（
Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ ）方
式とか呼ばれており、一般に、長尺のスプロケットホー
ル付きフィルムテープに半導体素子を連続的に組込んで
いく方式で、当該ホールを利用してフィルム（テープ）
を送り、位置合せを行なう。
この方式の一例は、適宜幅のテープに前記スプロケット
ホールと半導体素子の組込み用デバイスホールとを穿設
し、銅箔をラミネートし、ホトレジスト技術やエツチン
グ技術を用いて、所望のリードパターンを形成する。こ
の方式では、前記デバイスホール内にフィンガ状のリー
ドを突出させるのが一つの特徴となっている。
ホールと半導体素子の組込み用デバイスホールとを穿設
し、銅箔をラミネートし、ホトレジスト技術やエツチン
グ技術を用いて、所望のリードパターンを形成する。こ
の方式では、前記デバイスホール内にフィンガ状のリー
ドを突出させるのが一つの特徴となっている。
そして、このリードに半導体素子を７エイスアツプで位
置合せしてボンディングする。
置合せしてボンディングする。
次いで、当該ボンディング後に、半導体素子や当該ボン
ディング部の封止のために、樹脂溶液をポッティングし
、熱硬化させ、樹脂を塗布する。
ディング部の封止のために、樹脂溶液をポッティングし
、熱硬化させ、樹脂を塗布する。
この塗布の方法として、従来、半導体素子の表裏面に樹
脂を塗布するいわゆる両面レジン塗布方式があったが、
これでは厚さが厚くなり過ぎ、ＩＣカードなどの薄物に
組込み難いという難点がある。
脂を塗布するいわゆる両面レジン塗布方式があったが、
これでは厚さが厚くなり過ぎ、ＩＣカードなどの薄物に
組込み難いという難点がある。
そこで、半導体素子の片面のみに樹脂溶液をポッティン
グし、樹脂を塗布するという片面レジン塗布方式が提案
されている。
グし、樹脂を塗布するという片面レジン塗布方式が提案
されている。
なお、フィルムキャリアについて述べた文献の例として
、（株）工業調査会１９８０年１月１５日発行ｒＩＣ化
実装技術Ｊ Ｐ１０７〜１１３およびＰ１７５並びにＰ
１４３〜１４６があげられる。
、（株）工業調査会１９８０年１月１５日発行ｒＩＣ化
実装技術Ｊ Ｐ１０７〜１１３およびＰ１７５並びにＰ
１４３〜１４６があげられる。
しかしながら、上記片面レジン塗布方式の場合、そのポ
ツティングに際し、樹脂溶液が半導体素子の側面におい
てその底面端部にとどまらずに底面下部につらら状にた
れ下り、あるいは底面に周り込んできたりする。その結
果、パッケージ全体の厚が大となり、規格厚をオーバー
したり薄膜化が必要なＩＣカードなどに組込み難（なる
という難点がある。上記つらら状にたれ下ったレジンを
取除き厚を小さくすることは可能であるが、その取除き
作業には手間がかかる。
ツティングに際し、樹脂溶液が半導体素子の側面におい
てその底面端部にとどまらずに底面下部につらら状にた
れ下り、あるいは底面に周り込んできたりする。その結
果、パッケージ全体の厚が大となり、規格厚をオーバー
したり薄膜化が必要なＩＣカードなどに組込み難（なる
という難点がある。上記つらら状にたれ下ったレジンを
取除き厚を小さくすることは可能であるが、その取除き
作業には手間がかかる。
本発明はかかる従来技術の有する欠点を解消し、レジン
のたれ下りや底面への周り込みを防止し、片面塗グな良
好に行なうことができ、ポツティングの作業性を向上さ
せ、その歩留を向上させ、フィルムキャリアパッケージ
の薄膜化に寄与することのできる技術を提供することを
目的とする。
のたれ下りや底面への周り込みを防止し、片面塗グな良
好に行なうことができ、ポツティングの作業性を向上さ
せ、その歩留を向上させ、フィルムキャリアパッケージ
の薄膜化に寄与することのできる技術を提供することを
目的とする。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
本明細書の記述および添付図面からあきらかになるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
すなわち、本発明では、レジンポッティング前罠、半導
体素子の裏面（底面）側に、テープを貼着しておき、そ
の後に、半導体素子の表面側より樹脂溶液をポツティン
グするようにした。また、当該テープに突起部を突設し
てもよい。さらに、レジン上面より、レジンが付着しに
ぐい板状物でポッティング物全体を押圧してもよい。
体素子の裏面（底面）側に、テープを貼着しておき、そ
の後に、半導体素子の表面側より樹脂溶液をポツティン
グするようにした。また、当該テープに突起部を突設し
てもよい。さらに、レジン上面より、レジンが付着しに
ぐい板状物でポッティング物全体を押圧してもよい。
上記テープを貼着してポッティングを行なうことにより
、樹脂溶液は、当該テープにより、下方向への流れが阻
止され、そのたれ下りが防止される。半導体素子の裏面
にはテープが貼着されているので、樹脂溶液の半導体素
子の底面側への周り込みも防止できる。当該テープは、
ポッティング後に適宜剥離してもよい。当該テープに突
起部が突設されていると上記たれ下りや周り込みが防止
されると共に横方向への広がりも防止できる。また、前
配板状物により押圧することにより、フィルムキャリア
パッケージの厚味を減少させ、かつ、その厚さを一定に
保持することができる。
、樹脂溶液は、当該テープにより、下方向への流れが阻
止され、そのたれ下りが防止される。半導体素子の裏面
にはテープが貼着されているので、樹脂溶液の半導体素
子の底面側への周り込みも防止できる。当該テープは、
ポッティング後に適宜剥離してもよい。当該テープに突
起部が突設されていると上記たれ下りや周り込みが防止
されると共に横方向への広がりも防止できる。また、前
配板状物により押圧することにより、フィルムキャリア
パッケージの厚味を減少させ、かつ、その厚さを一定に
保持することができる。
次に、本発明を、図面に示す実施例に基づいて説明する
。
。
第４図は、テープキャリアの一例平面図を模式的に示し
たもので、樹脂フィルムテープ１の両側端部にはスプロ
ケットホール２が穿設され、その中央にはデバイスホー
ルλが穿設され、該デバイスホール３内にはリードパタ
ーン４のフィンガーリード５が突出し、該フィンガーリ
ード５の裏面には半導体素子（ペレット）６が取着され
ている。
たもので、樹脂フィルムテープ１の両側端部にはスプロ
ケットホール２が穿設され、その中央にはデバイスホー
ルλが穿設され、該デバイスホール３内にはリードパタ
ーン４のフィンガーリード５が突出し、該フィンガーリ
ード５の裏面には半導体素子（ペレット）６が取着され
ている。
第５図はその一単位を詳細に図示したもので、第５図に
て、７はテスト用パッド、８はレジンポッティング後の
切断線である。第４図および第５図に示すフィルムキャ
リアのペレット６の裏面側に、第１図に示すようにテー
プ９を予じめ貼着しておく。そして、ペレット６０表面
側から樹脂溶液を滴下して、レジンポツティングを行な
う。
て、７はテスト用パッド、８はレジンポッティング後の
切断線である。第４図および第５図に示すフィルムキャ
リアのペレット６の裏面側に、第１図に示すようにテー
プ９を予じめ貼着しておく。そして、ペレット６０表面
側から樹脂溶液を滴下して、レジンポツティングを行な
う。
第１図は当該ボンディング後のフィルムキャリアパッケ
ージの断面図で、デバイスホール３に注入された、樹脂
溶液は当該ペレット６の裏面側に貼着された当該テープ
９により流れがせき止められ、その樹脂溶液の熱硬化に
より、レジン片面塗りのフィルムキャリアパッケージを
得る。半導体素子６や、この素子６とフィンガーリード
５との接合部であるバンプ１０はポッティングレジン１
１により封止される。
ージの断面図で、デバイスホール３に注入された、樹脂
溶液は当該ペレット６の裏面側に貼着された当該テープ
９により流れがせき止められ、その樹脂溶液の熱硬化に
より、レジン片面塗りのフィルムキャリアパッケージを
得る。半導体素子６や、この素子６とフィンガーリード
５との接合部であるバンプ１０はポッティングレジン１
１により封止される。
当該ポツティング後に、テープ９を、ベレット６の裏面
側から剥離してもよいし、テープ９を薄いもので構成し
てあり、厚味への影響が余りないようであればそのまま
貼着しておいてもよい。
側から剥離してもよいし、テープ９を薄いもので構成し
てあり、厚味への影響が余りないようであればそのまま
貼着しておいてもよい。
第２図は、テープ９に突起部１２を突設し、当該突起部
１２．１２間にベレット６が位置するようにして、同様
にポツティングを行なったもので、樹脂溶液は当該突起
部１２により横方向への流れをせき止められ、横方向へ
の広がりを防ぐことができる。
１２．１２間にベレット６が位置するようにして、同様
にポツティングを行なったもので、樹脂溶液は当該突起
部１２により横方向への流れをせき止められ、横方向へ
の広がりを防ぐことができる。
当該樹脂溶液の粘度が小の場合に有効であり、当該突起
部１２を突設したテープ９のベレット６の裏面への貼着
により、テープとしての前記した効果を奏し得るととも
に、当該突起部１２の存在によりベレット６周辺への広
がりをも防止することが可能である。
部１２を突設したテープ９のベレット６の裏面への貼着
により、テープとしての前記した効果を奏し得るととも
に、当該突起部１２の存在によりベレット６周辺への広
がりをも防止することが可能である。
次に、第３図は、第１図に示すようにして、ポツティン
グを行なったフィルムキャリアパッケージについて、ポ
ッティングレジン１１の上面より、板状物１３により、
当該レジン１１を押圧して、当該パッケージの全体厚を
減少させ、あるいは−定の厚さを保持するようにしてな
る説明断面図を示す。
グを行なったフィルムキャリアパッケージについて、ポ
ッティングレジン１１の上面より、板状物１３により、
当該レジン１１を押圧して、当該パッケージの全体厚を
減少させ、あるいは−定の厚さを保持するようにしてな
る説明断面図を示す。
本発明におけるテープキャリアは従来公知の方法で製造
することができ、それに使用される樹脂フィルムテープ
１は、例えばポリイミド系合成樹脂フィルム（テープ）
により構成される。
することができ、それに使用される樹脂フィルムテープ
１は、例えばポリイミド系合成樹脂フィルム（テープ）
により構成される。
リードパターン４は、例えばＣｕ箔により構成される。
半導体素子（チップ）６は、例えばシリコン単結晶基板
から成り、周知の技術によってこのチップ内には多数の
回路素子が形成され、１つの回路機能が与えられている
。回路素子の具体例は、例えばＭＯＳ）ランジスタから
成り、これらの回路素子によって、例えば論理回路およ
びメモリの回路機能が形成されている。
から成り、周知の技術によってこのチップ内には多数の
回路素子が形成され、１つの回路機能が与えられている
。回路素子の具体例は、例えばＭＯＳ）ランジスタから
成り、これらの回路素子によって、例えば論理回路およ
びメモリの回路機能が形成されている。
本発明に使用されるテープ９としては、上記樹脂フィル
ムテープ１と同様のものを用〜・ることかできる。
ムテープ１と同様のものを用〜・ることかできる。
ポツティングレジン１１は、例えばエポキシ樹脂を溶剤
に溶解してなるものにより構成されろ。
に溶解してなるものにより構成されろ。
板状物１３は、ポツティングレジン１，１に、付着しに
くく、したがって、当該レジ／１１から容易に剥離でき
るものが好ましい。例えばテフロン系合成樹脂により構
成されろ。
くく、したがって、当該レジ／１１から容易に剥離でき
るものが好ましい。例えばテフロン系合成樹脂により構
成されろ。
なお、この板状物１３による抑圧後に、テープ９を剥離
しても、剥離しなくてもよい。
しても、剥離しなくてもよい。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定されろ
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
具体的に説明したが、本発明は上記実施例に限定されろ
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
本願において開示されろ発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとうりであ
る。
て得られる効果を簡単に説明すれば、下記のとうりであ
る。
本発明によれば、厚みの薄いフィルムキャリアパッケー
ジが得られ、たれ下ったレジンの削り作業などを要しな
いのでポツティングの歩留が向上し、レジンの横方向へ
の広がりも抑制され、また、厚味も均一なものが得られ
た。
ジが得られ、たれ下ったレジンの削り作業などを要しな
いのでポツティングの歩留が向上し、レジンの横方向へ
の広がりも抑制され、また、厚味も均一なものが得られ
た。
第１図は本発明の実施例工程の説明断面図、第２図は本
発明の他の実施例工程の説明断面図、第３図は本発明の
さらに他の実施例工程の説明断面図、 第４図は本発明に使用されるフィルムキャリアの一例平
面図、 第５図は同フィルムキャリアのユニットを示す一例平面
図である。 １・・・樹脂フィルムテープ、２・・・スプロケットホ
ール、３・・・テハイスホール、４・・・リードパター
ン、５・・フィンガーリード、６・・半導体素子、７・
・・テスト用パッド、８・・・切断線、９・テープ、１
０・・バンプ、１１・・・ポツティングレジン、１２・
突起部、１３・・・板状物 第 １ 図 第 ５ 図
発明の他の実施例工程の説明断面図、第３図は本発明の
さらに他の実施例工程の説明断面図、 第４図は本発明に使用されるフィルムキャリアの一例平
面図、 第５図は同フィルムキャリアのユニットを示す一例平面
図である。 １・・・樹脂フィルムテープ、２・・・スプロケットホ
ール、３・・・テハイスホール、４・・・リードパター
ン、５・・フィンガーリード、６・・半導体素子、７・
・・テスト用パッド、８・・・切断線、９・テープ、１
０・・バンプ、１１・・・ポツティングレジン、１２・
突起部、１３・・・板状物 第 １ 図 第 ５ 図
Claims (1)
- 【特許請求の範囲】 １、レジンをポッティングして半導体素子の封止を行な
ってなるテープキャリアパッケージにおける当該レジン
ポッティング方法において、当該素子のポッティングす
る反対側の面にテープを貼着してポッティングを行なう
ことを特徴とするテープキャリアパッケージレジンポツ
テイング方法。 ２、テープが、突起部を突設してなるテープである、特
許請求の範囲第１項記載の方法。 ３、特許請求の範囲第１項記載の方法において、ポッテ
ィング後に、当該ポッティングレジンと剥離できる板状
物により、ポッティング物全体を押圧することを特徴と
する、特許請求の範囲第１項記載の方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17157186A JPS6329527A (ja) | 1986-07-23 | 1986-07-23 | テ−プキヤリアパツケ−ジレジンポツテイング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17157186A JPS6329527A (ja) | 1986-07-23 | 1986-07-23 | テ−プキヤリアパツケ−ジレジンポツテイング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6329527A true JPS6329527A (ja) | 1988-02-08 |
Family
ID=15925614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17157186A Pending JPS6329527A (ja) | 1986-07-23 | 1986-07-23 | テ−プキヤリアパツケ−ジレジンポツテイング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6329527A (ja) |
-
1986
- 1986-07-23 JP JP17157186A patent/JPS6329527A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5286679A (en) | Method for attaching a semiconductor die to a leadframe using a patterned adhesive layer | |
| US5304842A (en) | Dissimilar adhesive die attach for semiconductor devices | |
| JPS63249345A (ja) | フレキシブル搭載基板 | |
| JP2004048023A (ja) | リードフレームの製造方法 | |
| US6323062B1 (en) | Wafer coating method for flip chips | |
| US6013535A (en) | Method for applying adhesives to a lead frame | |
| US5789820A (en) | Method for manufacturing heat radiating resin-molded semiconductor device | |
| JPH01268137A (ja) | 回路素子表面封じ方法及び装置 | |
| JPS6329527A (ja) | テ−プキヤリアパツケ−ジレジンポツテイング方法 | |
| US20020182774A1 (en) | Die-attach method and assemblies using film and epoxy bonds | |
| JPS6329532A (ja) | フイルムキヤリアパツケ−ジ | |
| JPS6352431A (ja) | フイルムキヤリアパツケ−ジ | |
| US20010051211A1 (en) | Manufacturing method and plating apparatus for film carrier tape | |
| JP2001250843A (ja) | 半導体素子及び半導体素子製造方法 | |
| JP4115553B2 (ja) | 半導体パッケージの製造方法 | |
| JPH10126056A (ja) | プリント配線基板の製造方法 | |
| KR100275384B1 (ko) | 마이크로 비지에이 패키지 제조방법 | |
| KR970013138A (ko) | 샌터 패드들 갖는 칩을 이용한 멀티칩 패키지의 제조방법 | |
| KR100257405B1 (ko) | 마이크로 비지에이 패키지 제조방법 | |
| JPS5940539A (ja) | 半導体装置およびその製造方法 | |
| KR0145393B1 (ko) | 박리 방지부가 형성된 반도체 칩 및 이를 이용한 반도체 칩 패키지 | |
| JPH0225061A (ja) | 半導体装置およびその製造に用いるリードフレーム | |
| JPH02189943A (ja) | Ｔａｂテープキャリア用基材 | |
| JPH07326850A (ja) | 半導体素子の封止構造及び半導体素子の封止方法 | |
| JPH0256958A (ja) | 樹脂封止型半導体装置の製造方法 |