JPS63295974A

JPS63295974A - パルス入力装置

Info

Publication number: JPS63295974A
Application number: JP62132215A
Authority: JP
Inventors: Masayoshi Tachibana; 橘　昌良
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1987-05-28
Filing date: 1987-05-28
Publication date: 1988-12-02
Anticipated expiration: 2012-03-05
Also published as: DE3818097A1; JP2588195B2; US4970679A; KR880014741A; KR910004653B1; DE3818097C2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的コ（産業上の利用分野）本発明は、外部信号の変化の起きた時刻を中央処理装置
に入力するためのパルス入力装置に関する。

（従来の技術）外部信号の変化した時刻を検出し、その時刻を中央処理
装置へ入力するためのパルス入力装置は、各種機械の制
御装置の状態検出装置として用いられている。

この種のパルス入力装置として、従来は、例えばＵ、Ｓ
、Ｐ、４，２２２．１０３に示された技術が知られてい
る。

この装置は、第２３図に示すように、現在時刻を出力す
るタイマカウンタ１２０３と、入力信号の状態変化の時
間を保持する複数のレジスタ１２０４〜１２０９とを備
えたものである。各レジスタ１２０４〜１２０９は、各
対応する端子へ入力信号の状態変化に起因したトリガ信
号が与えられると、タイマカウンタ［２０３の値を保持
する。このためコンピュータの割込みやソフトウェアに
よることなく入力信号の状態変化が起こった時間を保持
出来る。

即ち、レジスタ１２１０に、入力信号の状態変化を指定
する情報、例えばｒ　０１００Ｊを設定すると、この情
報と入力信号とを、論理ゲート１２１２〜１２１９によ
って論理演算し、第２４図に示すような指定した状態変
化点で各レジスタ１２０４〜１２０９にトリガがかかり
、そのときのタイマカウンタ１２０３の値を保持する。

このとき、変化を起こしたチャンネルの番号はレジスタ
１２１１に保持される。

この処理を第２５図に示す。処理は割込みを区切りとし
て割込み要因の分析、時刻の読込み、次の割込み要因の
設定、割込み待ちの順に進められる。図中■〜■はそれ
ぞれ割込みによって区切られた処理の区画である。例え
ば、■では全てのチャンネルに対して割込み要因を設定
し、割込み待ちを行なう。また、■では割込み要因を分
析し、レジスタ１２０６からチャンネル１の変化した時
刻を読込み、次の割込みを要因として０を設定し、割込
み待ちを行なう。以下、同様に、この処理を必要なだけ
続けていく。このため、中央処理装置は常に割込み待ち
再設定を繰返していることになる。

このパルス入力装置では、測定できる入力の形式が、あ
る時刻に１回変化が起きたことを記録する形式のみであ
り、測定の形式が極めて限定されるという欠点があった
。このため、複雑な波形の入力を行なう場合には、中央
処理装置に頻繁に割込みが発生し、これにより中央処理
装置の負荷を増大させ、制御装置全体の処理能力の限界
を低くしてしまうという欠点があった。

これに対し、例えばＵ、Ｓ、Ｐ、４，２５９．７１９及
びＵ、Ｓ。

Ｐ、４，２８３．７６１には、入力信号の状態変化をト
リガ信号とし、状態変化の状態と現在時刻とをペアにし
てＦ　Ｉ　Ｆ　Ｏ（Ｆｉｒｓｔ　Ｉｎ　Ｆｉｒｓｔ　０
ｕｔ）スタックに格納するようにした装置も示されてい
る。

しかし・、この装置は、ＦＩＦＯスタックに時系列的に
状態変化の情報がスタックされているので、位相差、パ
ルス幅のように第１の状態変化と第２の状態変化とを関
連づけて読出すためには、第１の状態変化の情報から第
２の状態変化の情報が抽出されるまで、その間のＦＩＦ
Ｏスタック内のデータを全て読み出さなくてはならない
うえ、ＦＩＦＯスタックの内部を読み出して分類する等
の解析ルーチンを必要とする。このため、ＦＩＦＯスタ
ック内への取込みデータから所望の状態変化の時刻を得
るまでの処理に中央処理装置の負荷がかかるという問題
があった。

（発明が解決しようとする問題点）以上のように、従来のパルス入力装置では、腹雑な波形
の測定を行なう場合には、中央処理装置に頻繁に割込み
が発生したり、所定の解析ルーチンを必要とするため、
中央処理装置の負荷が増し、これにより制御装置全体の
処理能力の限界を低くしてしまうという欠点があった。

本発明は、上記の欠点を除去し、複雑な測定条件の設定
に対しても、中央処理装置に負荷をかけずに状態検出の
結果が得られるパルス入力装置を提供することを目的と
する。

［発明の構成〕（問題点を解決するための手段）本発明は、所定のクロック信号を計数して基準時刻情報
を発生するタイマカウンタと、前記基準時刻情報に同期
して入力信号の状態をサンプリングする入力回路と、こ
の入力回路でサンプリングされた前記入力信号の状態を
前記基準時刻情報に同期して、該基準時刻情報で指定さ
れるアドレスの記憶場所に読込むとともに、記憶された
全時刻の前記入力信号の状態を該入力信号の状態変化点
の時刻を示すコードに変換して出力する入力メモリと、
状態変化の種類とその状態変化が起こった時刻の書込み
とを指示するコマンドを記憶するコマンドメモリと、前
記入力メモリへの全アドレスに対する書込みが終了する
前に全コマンドの実行が終了するように前記コマンドメ
モリに記憶されたコマンドを順次読出し、読み出された
コマンドによって所定の状態変化の時刻の書込みが指示
された場合には、前記入力メモリから前記状態変化点の
時刻を示すコードを読出すとともに前記タイマカウンタ
から現在時刻を入力し、両者の前後関係から前記指定さ
れた状態変化の時刻を求め、この時刻を前記コマンドの
一部に書き戻すシーケンサとを具備したことを特徴とし
ている。

（作用）本発明では、入力回路によってサンプリングされたある
チャンネルについての入力変化を基準時刻に同期して順
次時系列的に入力メモリに書込み、シーケンサによる上
記入力メモリからの読出しは、上記書込みとは独立に行
われるので、あるチャンネルついての複数の測定条件の
記述は勿論のこと、あらゆる測定条件を記述することが
できる。そして、読出しの際には、入力メモリ内の時間
軸に沿ったデータをコード化して読出すことができるの
で、人力メモリに対する１回のアクセスによって、変化
の時刻を直接読出すことができる。

また、シーケンサは、コマンドメモリに記憶されている
状態変化の種類とその状態変化が起こった時刻の書込み
とを指示するコマンドを、入力メモリへの全アドレスに
対する書込みが終了する前に実行終了するように順次読
出し実行する。したかって、シーケンサは、入力メモリ
への入力データの書込みが一巡する前に、指定された状
態変化の発生した時刻を現在時刻をもとに補正しながら
全てコマンド内に書き戻す。

このように、本発明によれば、ある時間範囲の入力信号
の状態を順次入力メモリに格納し、シーケンサがコマン
ドに基づいて指定された状態変化の時刻を求めてコマン
ドに書き戻すので、複雑な波形の入力に対しても中央処
理装置が頻繁に割込みを発生させる必要がない。また、
入力メモリからは、特定のチャンネルについての時間軸
に沿った変化時刻のデータを単発的なアクセスによって
読み出すことができ、読み出されたデータから状態変化
の時刻をシーケンサが求めるので、中央処理装置で必要
なデータを抽出分類する解析ルーチンなどの特別のサブ
ルーチンを走らせる必要かない。

このため、本発明によれば、中央処理装置に対して必要
な時に必要な開度で割込みをかければ良いので、中央処
理装置の負担を大幅に軽減できる。

（実施例）第１図〜第１２図に本発明の一実施例を示す。

第１図において、パルス入力装置１は、バス２を介して
中央処理装置（ＣＰＵ）３に接続されている。

パルス入力装置１は、基準時刻を発生するタイマカウン
タ４と、このタイマカウンタ４からの基準時刻に同期し
て入力端子５に入力された入力信号の立上がり点及び立
ち下がり点をサンプリングする入力回路６と、この入力
回路６でサンプリングされた入力信号の状態を前記基準
時刻に同期して書込む入力メモリアと、ＣＰＵ３によっ
て指定されたコマンドに基づいて前記入力メモリ７に格
納されたデータから状態変化の発生時刻を示すコード化
したデータを読出しコマンドに書き戻すシーケンサ８と
、前記コマンドを格納するコマンドメモリ９とで構成さ
れている。

タイマカウンタ４は、第２図及び第３図に示すように、
システムクロックＳＣＫを１／６に分周したパルスでカ
ウントアツプする基準時刻情報（現在時刻）を示す２４
ビツトのタイマ出力ＴＯＯ〜ＴＯ２３発生させるととも
に、次の各制御パルスを発生させるものである。ＴＷＰ
は、タイマ出力Ｔｏｏ〜Ｔ０２３が１６回更新される毎
にシステムクロックＳＣＫの１クロック分の時間だけ１
となるパルスである。ＴＣＬは、シーケンサ８の内部に
取込むタイマ出力ＴＯＱ−Ｔ０２３をラッチするタイミ
ングを与える。ＴＷＲは、入力メモリ７のための書込み
パルスである。さらに、ＳＭＰＬは、入力回路６のサン
プルタイミングを与えるパルスである。

入力回路６は、第４図に示すように、４系統の入力を許
容するもので、各系統（ＣＨＯ〜ＣＨ３）毎に微分回路
１１ａ〜１１ｄを設けて構成されている。これら微分回
路１１ａ〜ｌｉｄの構成を微分回路１１ａを代表して示
した第５図に基づき説明する。入力端子５ａに入力され
る入力信号は、ヒステリシ・ス特性を持つ入力バッファ
２１で安定した２値信号に整形され、２段のＤフリップ
フロツー終了２２．２３に与えられている。Ｄフリップ
フロップ２２．２３は、ＳＭＰＬパルスによって上記り
入力信号を保持するとともに、互いにＳＭＰＬパルスの
１周期だけ遅れた出力をＱ端子及びｑ端子から出力する
。これら出力が前記ＡＮＤゲート２４゜２５で論理積さ
れることにより、ＡＮＤゲート２４の出力に入力信号の
立上がり点を示す微分パルスが得られ、ＡＮＤゲート２
５の出力に入力信号の立下がり点を示す微分パルスが得
られる。これらパルスは出力ラッチ回路２６．２７にそ
れぞれラッチされ、書込みパルスＴＶＲによって人力メ
モリ７へ入力データＤ１０　、　Ｄｌｌとして書込まれ
、書込みパルスＴＶＨの立下がりでクリアされる。

第６図は、この微分回路１１ａの各部の波形を入力波形
とサンプリングパルスＳＭＰＬとの関係で示す。図示の
ように、この回路では入力信号の立上がり及び立ち下が
り時刻がサンプリングパルスＳＭＰＬに対して最大エフ
ロツク公述れる。このため、本装置では、第７図に示す
ように、サンプリングパルスＳＭＰＬの周期を入力メモ
リ７への書込みパルスＴＷＨの１／３に設定することに
より、この遅れの影響を少なくしている。例えば、区間
■で起きた変化は■でラッチされ、区間■で起きた変化
は■でラッチされ、［相］で起きた変化は■でラッチさ
れる。ここで、■、■、■でラッチされた変化は＠で入
力メモリ７に書き込まれる。従って、区間すで起きた変
化は０で入力メモリ７に書込まれ、区間Ｃで起きた変化
は■で書き込まれることになる。

入力メモリ７は、第８図に示すように、８×１６ビツト
の容量を持つ直交型ＲＡＭ３１と、読出し用デコーダ３
２と、書込み用デコーダ３３と、読出し用エンコーダ３
４とで構成されている。

直交型ＲＡＭ３１は、８ビツトのパラレル入力データを
１６語分記憶できるものである。各ＲＡＭセルは、第９
図に示すように、インバータ４１．４２からなる１ビツ
トのメモリを、書込み用ビットライン４３、書込み用ワ
ードライン４４、読出し用ビットライン４５及び読出し
用ワードライン４６に、トランジスタ４７〜５０をそれ
ぞれ介して接続して構成されている。上記書込み用ビッ
トライン４３と読出し用ビットライン４５及び書込み用
ワードライン４４と書込み用ワードライン４６とは互い
に直交している。

従って、この直交型ＲＡＭ３１は、入力と出力とが直交
している。入出力の様子を第８図と第１０図とを用いて
説明すると、入力回路６から各時刻に出力される４ＣＨ
Ｘ２−８ビツトの並列データ５１は、タイマカウンタ４
の時刻更新（ＴＷＲ）に同期して基準時刻の下位４ビツ
ト（ＴＯＯ〜ＴＯ３）で示される書込みアドレスＷＲＡ
ＤＲ９の記憶場所を書込み用デコーダ３３で選択するこ
とによって書込まれる（５２）。各チャンネルを立上が
りと立下がりとに別々に記憶するのは、後の処理でこれ
らを分離する手間が省けるためである。これにより、特
別な回路を付加せずに複数のコマンドにより同一のチャ
ンネルの状態を測定できる。

直交型ＲＡＭ３１からの読出しは、シーケンサ８から与
えられる３ビツトの読出しアドレスＲＡＤＲ３を読出し
デコーダ３２によってデコードし、シーケンサ８から読
出しデコーダ３２に与えられていたリード信号Ｊ？Ｄに
よって、入力とは直交した方向に行われる（５３）。出
力データ５４は、１つの入力データＤｌｎの１６サンプ
ル点の時系列データであり、この１６ビツトの出力デー
タに入力信号の変化点の情報が乗っている場合には、そ
の部分のみが“１″となっている。このデータは、読出
し用エンコーダ３４によって４ビツトのデータＴＷＴ（
５４）にコード化される。このデータＴＷＴは、ＲＡＭ
３１からの１６ビツトのデータの“１”の部分の位置、
即ち入力変化の時刻を示すコードである。なお、１６ビ
ツトのデータが全て０の場合には、対応する１６回のサ
ンプリング期間には入力信号が変化しなかったことを示
している。このとき読出し用エンコーダ３４がら出力さ
れるｖＡＬＩＤ信号が“０”になる。

この入力メモリ７は、時間軸方向に１６語の容量を持つ
ため、タイマカウンタ４の時刻の更新が１６回行われる
時間の間に起きた変化を記憶することが可能である。し
たがって、コマンドメモリ９内のコマンドがこの間に全
て実行されるならば、コマンドメモリ９内の全てのコマ
ンドが正しく実行でき、入力の変化した時刻を求めるこ
とができる。

次に、シーケンサ８が実行するコマンドについて説明す
る。

コマンドメモリ９に記憶されるコマンドは、ＮＯＰ：１
７：／ド、ＥＤＧＥ：Ｉマント、ＷＩＤＴＩＩ　：１７
　ンドの３種類であり、２語（１語は２バイト）をコマ
ンド単位とすると、ＮＯＰコマンド及びＥＤＧＥコマン
ドがシングルコマンド、ＷＩＤＴ１１コマンドがダブル
コマンドとなっている。１コマンド単位は、第１１図に
示すように、２語、計３２ビットにより構成されている
。各コマンド単位は、下位から順にｌＮ５Ｔ部（２ビツ
ト）、ＭＯＤＥ部（６ビツト）、Ｔ部（２４ビツト）に
より構成されている。Ｉ　ＮＳＴ部は、各コマンドの識
別を行なうために使用され、そのビットパターンにより
、００がＮＯＰコマンド、ＯｌがＥＤＧＥニア　７　ン
ド、１０．１１がＷＩＤＴＨ：＋７　＞ドの第１コマン
ド単位、第２コマンド単位をそれぞれ示している。ＭＯ
ＤＥ部は時刻の測定条件を指定するために使用される。

Ｔ部は、測定した入力の変化が起きた時刻をシーケンサ
８が書込むために使用される。

したがって、この部分はＣＰＵ３により、書込む必要は
なく、コマンド実行前になにかが書がれていてもシーケ
ンサ８はこれを無視する。

次に各コマンドの機能を第１２図に基づき説明する。

（ａ）　ＮＯＰコマンドＮＯＰコマンドは何も実行しないコマンドであり、コマ
ンドメモリ９の空き領域を埋めるのに使用される。この
コマンドでは、ＭＯＤＥ部及びＴ部の記載は無視される
。

（ｂ）　ＥＤＧＥコマンドこのコマンドは、第１３図（ａ）に示すような、指定さ
れたチャンネルの立上がり又は立上がりの時刻Ｔを検出
するコマンドで、ＭＯＤＥ部は、さらに２ビツトのＣ１
１ｔ１部、１ビツトのＲ／Ｆ部、５ＴＡＴＥ部、ＩＮＴ
部、Ｓ／Ｃ部によって構成されている。Ｃｌｌ８部は変
化を検出するチャンネルの指定を行なう領域、Ｒ／Ｐ部
は人力の立上がりを検出するときに“１“、立下がりを
検出するときに″０″を指定する領域、５ＴＡＴＥ部は
測定終了前ならば“０°、終了後ならば“１”を格納す
る領域、ＩＮＴ部は測定が終了したときの割込みの有無
を指定するフラグ、ＳＩＣ部は連続測定するならば“１
”、単発の測定であれば“０”を指定するフラグをそれ
ぞれ示している。このＭＯＤＥ部の各部のうち、５ＴＡ
ＴＩＥ部は測定が終了した時点でシーケンサ８によって
書替えられるが、その他はＣＰＵ３によって指定された
まま変化しない。

（ｃ）　ＷＩＤＴＩ＋コマンドこのコマンドは、第１の変化状態の時刻Ｔ１と第２の変
化状態の時刻Ｔ２とを関連付けて測定するコマンドで、
例えば、第１３図（ｂ）に示すようなパルス幅や、同図
（Ｃ）に示すようなパルス周期、更には同図（ｄ）に示
すような異なるチャンネル間での時間差を測定するのに
使用される。

このコマンドでは、第１の状態変化の時刻ＴＩを検出す
る第１のコマンド単位と、第２の状態変化の時刻Ｔ２を
検出する第２のコマンド単位とからなり、第１のコマン
ド単位のＭＯＤＥ部は、■で示すように、２ビツトのＣ
ｌｌ１ｔ、１部、１ビツトのＲ／Ｐ、　１部、２ビツト
の５ＴＡＴＩＥ部及び１ビツトのＳ／Ｐ　部で構成され
ている。また、第２のコマンド単位のＭＯＤＥ部は、■
で示すように、２ビツトのＣｌｌ１１．２部、１ビツト
のＲ／Ｐ、　２部及び１ビツトのＩＮＴ部で構成されて
いる。ＣＩＩＬＩ部及びＲ／Ｐ、１部はそれぞれ第１の
時刻Ｔｌの測定を行なうチャンネルを指定する部分、及
び入力の立上がり（１）又は立下がり（０）を指定する
部分であり、Ｃ１１Ｌ２部及びＲ／Ｐ、　２部はそれぞ
れ第２の時刻Ｔ２の測定を行なうチャンネルを指定する
部分、及び入力の立上がり（１）又は立下がり（０）を
指定する部分である。５ＴＡＴＥ部、５ａｃ１部及びＩ
ＮＴ部は、それぞれ上記ＥＤＧＥコマンドと同様の指定
を行なうものである。

なお、５ＴＡＴＥ部は、測定の状態を示す領域であり、
測定前には００で、シーケンサ８が第１のコマンド単位
の実行が終了すると０１、第２のコマンド単位の実行が
終了したら１０に書替えられる。測定した１番目の時刻
ＴＩと２番目の時刻Ｔ２とは、それぞれ第１及び第２の
コマンド単位のＴ部に書き戻される。

第１４図に、第２４図の波形を本装置で測定する場合の
コマンドの記述例を示す。

本装置では、第２４図の周期測定、パルス幅測定、時間
差測定を行なうのに、３つの旧ＤＴＨコマンドを使用す
れば足りる。従って、６つのコマンド単位の記述によっ
て第２４図の波形測定が行なえる。ＣＰＵ３は、このコ
マンドをコマンドメモリ９に格納すると、その後の処理
に関与する必要がなくなる。コマンドメモリ９は、後述
するように、１６個のコマンド単位を格納することがで
きるので、０番地から１１番地まで（■〜■）に実際に
測定を行なうコマンドを格納し、■の余った領域にＮＯ
Ｐコマンドが格納する。

■はＣｌｌ０の入力信号のパルス周期を測定するＷＩＤ
ＴＩＩコマンドで、第１の時刻Ｔｌ、第２の時刻Ｔ２と
もに立上がりを測定し、測定後に割込みをかけ、１回の
みの測定であることを示している。

■はＣＨＩの入力信号のパルス幅を測定するＷＩＤＴＨ
コマンドで、第１の時刻Ｔｌが立上がり、第２の時刻Ｔ
２が立下がりを測定し、その他の測定条件は■と同じで
ある。

■はＣ１１２とＣＨＩ３の入力信号の時間差を測定する
νＩＤＴｌ＋コマンドで、第１の時刻Ｔｌ、第２の時刻
Ｔ２ともに立下がりを測定し、その他の測定条件は■と
同じである。

次にシーケンサ８の構成について説明する。

シーケンサ８は、コマンドメモリ９を走査し、読み出さ
れたコマンドの内容に基づいて入力メモリ７の内容を読
み出し、その内容から入力信号の変化の起こった時刻を
求め、その時刻をコマンドメモリに書込むものである。

従って、入力メモリ７への入力と、シーケンサ８とはそ
れぞれ独立に動作をするため、複数のコマンドを組合わ
せることにより、同一入力端子に関して複数回の測定を
行なうことができる。

このシーケンサ８は、具体的には、第１５図に示すよう
に、コマンドメモリ９に対し４ビツトの７ＦＩ／スバス
６１を介して読出しアドレスを与えるプログラムカウン
タ６２と、コマンドメモリ９から８ビツトのデータバス
６３を介して入力されるコマンドのｌＮ５Ｔ部及びＭ２
Ｏ３部を記憶する２つの８ビツトのレジスタ（ＩＲＱ）
６４．　　（ＩＲＩ）６５と、このレジスタ６４．６５
に格納されたコマンドに基づいて各部の制御を行なうコ
ントローラ６６と、入力メモリ７から読み出した状態変
化の時刻を現在時刻に基づいて補正する補正回路６７と
、νＩＤＴ１１コマンドにおいて、２番目の時刻Ｔ２の
データの有効性を判定するＴ２検証回路６８と、測定し
た時刻を２４ビツトのデータバス６９を介してコマンド
メモリ９に格納されたＴ部に書き戻すため、上記時刻デ
ータを一時記憶するための２４ビツトのレジスタ７０と
を主要な構成要素としている。

コマンドメモリ９に対するアドレスを生成するプログラ
ムカウンタ６２は、４ビツトのカウンタにより構成され
る。このカウンタ６２は、コントローラ６６からのカウ
ントアツプ信号Ｃ０ＵＮＴＵＰでインクリメントされ、
リセット信号ＲＥＳＥＴでクリアされる。プログラムカ
ウンタ６２の最上位ビットからのキャリーは、１ビツト
ラッチ回路７１に保持される。この１ビツトラッチ回路
７１がらはプログラムカウンタ６２が桁溢れを起こした
ことを示す信号０ＶＰＲがコントローラ６６へ出力され
ている。従って、コントローラ６６は、プログラムカウ
ンタ６２をリセットした後、桁溢れを起こすまでプログ
ラムカウンタ６２を順次カウントすることにより、コマ
ンドメモリ９を走査する。また、プログラムカウンタ６
２の４ビツト出力は、番地を一時的に保持する４ビツト
ラッチ回路７２に保持される。

コマンドメモリ９から順次読出されるコマンドのうち、
Ｉ　ＮＳＴ部とＭ２Ｏ３部とはレジスタ６４．６５に格
納される。ｌ　ＮＳＴ部は、コマンドの種類を示すもの
であるから、コントローラ６６に与えられる。

Ｍ２Ｏ３部のうち、下位３ビツトは、Ｃ１１ｌｔ部及び
Ｒ／Ｆ部である。この３ビツトは、入力メモリ７に読出
しアドレスＲＡＤＲ８として与えられる。さらに、Ｍ２
Ｏ３部のうち上位３ビツトは、計測の条件や計測状況を
示すものであるため、コントローラ６６に与えられる。

補正回路６７は、入力メモリ７から読み出された４ビツ
トのデータＴＷＴと、タイマカウンタ４からの２４ビツ
トの基準時刻情報ＧＴ（ＴＯＯ〜ＴＯ２３）とに基づい
て測定時刻を補正する回路である。即ち、入力メモリ７
に格納されている人力状態の変化の時刻ＴＷＴと、現在
の時刻ＧＴとの間には差がある。

そこで、時刻ＧＴの下位４ビツトＧＴ４と検出時刻ＴＷ
Ｔとが第１６図（ａ）に示すような関係、つまり入力メ
モリ７の０番地から１５番地までの間にＴＷＴ＜ＧＴ４
の関係を持って配置されている場合には、基準時刻情報
ＧＴの上位２０ビツトが更新される前であるので、この
２０ビツトを補正することなく　ＴＷＴに付加し、これ
を状態変化の起こった時刻であるとする。一方、時刻Ｇ
Ｔの下位４ビツトＧＴ４と検出時刻ＴＷＴとが第１６図
（ｂ）に示すような関係、つまり入力メモリ７の０番地
から１５番地までの間にＴＷＴ　＞ＧＴ４の関係を持っ
て配置されている場合には、基準時刻情報ＧＴの上位２
０ビツトが既に更新された後であるので、この２０ビツ
トを１つ減じる補正を行なった後ＴＷＴに付加し、これ
を状態変化の起こった時刻であるとする。

以上の動作を実現するために、この補正回路６７は、例
えば第１７図に示すように構成することができる。図中
８１は、タイマカウンタ４から出力される基準時刻情報
ＧＴをラッチするための２４ビツトのレジスタであり、
その下位４ビツトＧＴ４は重み付はコンパレータ８２の
一方の入力として与えられている。入力メモリ７の出力
ＴＷＴは、４ビツトのレジスタ８３にラッチされ、重み
付はコンパレータ８２の他方の入力として与えられてい
る。２０ビツトのレジスタ８４は、レジスタ８１の上位
２０ビツトを入力し、レジスタ８１とともに２段のシフ
トレジスタを構成している。シフトパルスは、タイマカ
ウンタ４がらのＴＣＬ信号によって与えられる。したが
って、レジスタ８４にはレジスタ８１の上位２０ビツト
よりも１つ少ないデータが保持される。データセレクタ
８５は、重み付はコンパレータ８２の出力に従って、レ
ジスタ８１の上位２０ビツト又はレジタ８４の内容を選
択する。これにより、ＧＴ４＞ＴνＴのときは、重み付
はコンパレータ８２の出力ｃＭＰが０となってレジスタ
８１を選択し、ＧＴ４　＜ＴＷＴのときは、重み付はコ
ンパレータ８２の出力ＣＭＰが１となってレジスタ８４
を選択する。そして、選択された２０ビツトとＴνＴと
が連結されて、状態変化の時刻を示すデータＴとして出
力される。

この補正回路６７で得られた時刻情報Ｔは、レジスタ７
０に格納される。又、重み付はコンパレータ８２の出力
ＣＭＰは、Ｔ２険証回路６８に与えられている。

Ｔ２検証回路６８は、ＷＩＤＴＩ＋コマンドにおいて、
２番目のデータＴ２の有効性を判定する回路である。即
ち、ＷＩＤＴ１１コマンドでは、２回の状態変化の測定
を行なう。この２回の変化が入力メモリ７の記録出来る
時間を超えて起きたときは問題はないが、２回の変化が
入力メモリ７の同じ書込み周期に観測された場合には変
化の起きた順番を確認する必要がある。

いま、第１の状態変化の時刻をＴｌ／Ｔ　ｌ、第２の状
態変化の時刻をＴＷＴ２とすると、ＴＶＴＩ、ＴＷＴ２
及びタイマ出力の下位４ビツトＧＴ４との間には、第１
８図（ａ）〜（ｆ）に示すような６通りの関係が考えら
れる。これら６通りの関係のうち、（ａ）。

（ｃ）、（ｅ）は、ＴＶＴＩが測定されてからＴＷＴ２
が／ｌｌ１１定されているので、２番目のデータＴＷＴ
２は有効であると判断する。これに対し、（ｂ）、（ｄ
）。

（ｆ）は、ＴＷＴ２が測定されてからＴＷＴＩが測定さ
れているので、２番目のデータＴＷＴ２は無効であると
判断する。

このような判定を行なうＴ２検証回路の構成を第１９図
に示す。１ビツトのレジスタ９１は、補正回路６７で得
られたＣＭＰ　、っまりＴＷＴＩがＧＴ４に対してどの
ような関係にあったかを保持するレジスタで、ＴＷＴＩ
　＞　ＧＴ４であるならば、値１を保持している。また
、４ビツトのレジスタ９２は、ＴｗＴｌの値を保持する
レジスタである。これらレジスタ９１．９２のラッチタ
イミングはコントローラ６６からのＬ　Ａ　Ｔ　Ｃ１１
信号で与えられる。また、４ビツトの重み付はコンパレ
ータ９３は、レジスタ９２に保持されたＴＷＴＩと新た
に入力されたＴＷＴ２とを比較して、ＴＶＴＩ＜ＴＷＴ
２のときに出力を１とするものである。インバータ９４
．９５、ＡＮＤゲート９６〜９８及びＯＲゲート９９は
、前述した第１８図（ａ）、（ｃ）、（ｅ）の関係が成
立つかどうかを判定する論理回路で、（ＴＷＴ２＜ＧＴ４　ａｎｄ　ＴＷＴＩ＞ＧＴ４　　）
０「（ＴνＴ２＞ＧＴ４　ａｎｄ　ＴＷＴＩ＞ＧＴ４　
）ｏｒ　　（ＴνＴ２＜　ＧＴ４　ａｎｄ　ＴＷＴＩ＜
　ＧＴ４　）のときに出力ＶＡＬＩＤＴが“１”となる
。この出力ＶＡＬＩＤＴが“１”である場合には、コン
トローラ６６は、ＷＩＤＴ１１コマンドにおいて２番目
のデータＴ２が有効であると判定することができる。

シーケンサ７の内部の制御を行なうコントローラ６６は
、Ｐ　Ｌ　Ａ　（Ｐｌｏｇｒａｍａｂｌｅ　Ｌｏｇｉｃ
　Ａｒｒａｙ　）で構成されている。このコントローラ
６６は、レジスタ６４．６５に格納されたＩ　ＮＳＴ部
、ＭＯＤＥ部の一部、人力メモリ７から出力される状態
変化が起こっていることを示すＶＡＬＩＤ信号及びＴ２
の有効性を示すＶＡＬＩＤＴ信号等を入力するとともに
、これに隅間するレジスタ７３．７４にステートＮｏを
格納してフィードバックを行なうことで順序回路を実現
している。このコントローラ６６からコマンドメモリに
対しては、コマンドメモリ９に対するアクセス要求を示
すＭ　ｌ？　Ｅ　Ｑ信号、コマンドメモリ９へのリード
／ライトを指令するＲＤ／ν１？信号、コマンドの実行
終了を示すＣＨＤＥＮＤ信号及びコマンドへの書込みを
指令するＷＲＣＭＤ信１号が出力され、コントローラ６
６から入力メモリ７に対しては、入力メモリの読出しを
指令するＲＤ倍信号出力されている。

コマンドメモリ２１は、シーケンサ８とＣＰＵ３の双方
からアクセス可能な共有メモリで、ＣＰＵ３から見たと
きには１語１６ビツトで３２語、シーケンサ８から見た
ときには１語３２ビツトで１６語の容量を持ち、最大１
６のコマンド単位を記憶することができる。このコマン
ドメモリ９は、具体的には、第２０図に示すように構成
されている。コマンドは、１６ビツト×１６語のメモリ
プレーン１０１と、８ビット×１６語のメモリブレーン
１０２，１０３と、これらメモリブレーンのアドレスを
指定するアドレスデコーダ１０４とで構成される記憶領
域に記憶される。

調停回路１０５は、上記各メモリブレーン１０１〜１０
３へのアクセスがＣＰＵ３とシーケンサ８の双方から行
われるために、両者の使用要求を調停する。アドレスセ
レクタ１０６は、調停回路１０５の出力に応じて記憶領
域に対するＣＰＵ３からのアドレスとシーケンサ８から
のアドレスとを切換える。１６ビツトのラッチ回路１０
７は、メモリブレーン１０１から読み出された１６ビツ
トのコマンドをＣＰＵ３に出力するまでの間ラッチする
。データセレクタ１０８は、ＣＰＵ３からの８ビツトの
データと、シーケンサ８からの８ビツトのデータとを切
換えるためのものである。

この実施例では、シーケンサ８がコマンドメモリ９を読
み書きするのに必要な時間をシーケンサ８の動作を規定
するクロックパルスの時間間隔と同じに設定している。

一方、ＣＰＵ３がコマンドメモリ９を読み書きするのに
必要な時間は上記クロックパルスの３倍であると想定し
ている。

また、ＣＰＵ３がコマンドメモリ９を読み書きする場合
には、第２１図に示すように、最初の１クロツクロでは
ＭＲＥＱ信号がを効でないため、番地が不確定である。

更にシーケンサ８が２クロツク連続してコマンドメモリ
９を使用することはないと想定している。

この想定に基づき、調停回路１０５では次のような調停
を行なうようにしている。

調停はシーケンサ８からの要求がＣＰＵ３からの要求に
優先するように行われる。第２１図の■の期間では、Ｃ
ＰＵ３からの要求の番地が確定していないため、シーケ
ンサ８のみがコマンドメモリ９を使用することができる
。

■及び■の期間では、ＣＰＵ３及びシーケンサ８の双方
がコマンドメモリ９を使用可能である。

ここで、■の部分でシーケンサ８が使用要求を出さなか
った場合には、ＣＰＵ３は、この区間を使用することが
可能となり、読出しの場合には、■で値を得ることが可
能になる。また、■の部分でシーケンサ８が使用要求を
出さなかった場合には、ＣＰＵ３は、この期間を使用で
き、■で値を得ることができる。したがって、ＣＰＵ３
は■又は■のいずれか一方の期間で値を得ることができ
る。

このため、記憶領域からＣＰＵ側に読出したデータを保
持するためにラッチ回路１０７が必要になる。

また、シーケンサ８は２クロツク連続してコマンドメモ
リ９を要求することがないため、■又は■をシーケンサ
８が使用した場合には、ＣＰＵ３は■の期間を使用でき
、またシーケンサ８が■の期間を使用した場合には、Ｃ
ＰＵ３は■の期間を使用できる。

但し、ＣＰＵ３が要求した番１９）とシーケンサ８が要
求した番地とが等しいときには、実行しているコマンド
の番地とＣＰＵ３が要求した番地とが等しいことを示し
ている。この場合には、シーケンサ８による実行に混乱
を生じさせないため、及びＣＰＵ３が不完全な値を読み
出さないようにするために、ＣＰＵ３はシーケンサ８が
当該コマンドの実行を終了するまでメモリ要求待ちの状
態となる。

以上のような調停を行なうことにより、ＣＰＵ３とシー
ケンサ８からの使用要求に対する待ち時間を必要最少限
に抑えることができる。

以上のように構成された本装置の動作を第２２図に示す
フローチャートに基づき説明する。

本実施例では、タイマカウンタ４を更新するシステムク
ロックＳＣＫと入力メモリ７の更新を行なうＴＷＴの時
間間隔比率が６対１であると想定している。このため、
入力メモリ７がその時間軸方向に１６回更新されるのに
必要な時間はシステムクロックＳＣＫで換算すると９６
クロツクである。従って、コマンドメモリ９に格納され
た全てのコマンドがその時間内に実行される必要がある
。

ここで、入力メモリフに書込みが行われているとき、つ
まりＴＷＲが１の間は、装置の動作を正しいものとする
ために、シーケンサ８は動作を止める必要がある。この
ために１６クロツクが必要となるので、コマンドの実行
に使用できるのは、８０クロツクとなる。

さらに、各コマンドにおいて同じ変化を２度以上測定し
てしまわないように、この８０クロツクで全てのコマン
ドは丁度１回だけ実行されなければならない。このため
、プログラムカウンタ６２がオーバーフローしたときに
は、ＴＷＰが１になるまで処理を停止する必要がある。

この処理を行なうには、更に１クロツク必要となり、シ
ーケンサ８が使用できるのは７９クロツクである。

第２２図（ａ）において、■の部分はこのための処理で
、ｒｗｐが１となるまでループを回し、その後ブロクラ
ムカウンタ６２及び０ＶＰＲを０にリセットする。その
後、コマンドの読出しを行なう（ステップ■）。ここで
は、まず、プログラムカウンタ６２がオーバーフローし
ていないことを検査し、プログラムカウンタ６２の値を
後で使用できるようにレジスタ７２にラッチし、コマン
ドを読み出してレジスタ６４にロードすることが行われ
る。この処理には１クロツク分必要となる。

第２２図（ｂ）はコマンドの分析と分岐とを行なう部分
である。レジスタ６４に格納されたＩ　ＮＳＴ部の値に
よって、Ｎ０Ｐ（００）　、ＥＤＧＥ（０１）、ＶＩＤ
ＴＩＩ（１０）の各コマンドの分岐を行なう。このとき
、Ｉ　ＮＳＴ部が１１ならばＷＩＤＴＩ＋コマンドの第
２項であるので、ＮＯＰコマンドと同様に扱う。

ＮＯＰコマンドであるならば、プログラムカウンタ６２
の値を更新してコマンドの実行が終了する。

ＥＤＧＩＥコマンドであれば、Ｍ２Ｏ３部の５ＴＡＴＥ
部とＳ／Ｃ部とにより、測定を行なうかどうかを判定し
、条件が満たされるならば、ＭＯＤＥ部分に従って測定
を行ない、実行部分（第２２図（Ｃ））へ分岐する。条
件が満たされないときには、プログラムカウンタ６２の
値を更新してコマンドの実行が終わる。

νＩＤＴＨコマンドである場合には、Ｍ２Ｏ３部の５Ｔ
ＡＴＥ部とＳ／Ｃ部の値により、１番目の測定か、２番
目の・測定か、測定が終了しているかを判定する。１番
目の測定の場合には、Ｍ２Ｏ３部に従って測定を行なっ
た後、プログラムカウンタ６２の値を更新して実行部分
（第２２図（ｄ））へ分岐する。

２番目の測定の際には、プログラムカウンタ６２の値を
更新して実行部分（第２２図（ｅ））へ分岐する。測定
が終了している場合には、プログラムカウンタ６２の値
を更新してコマンドの実行が終了する。この第２２図（
ｂ）に示す処理は１クロツクで行われる。

第２２図（Ｃ）は、ＥＤＧＥコマンドの実行部分である
。

この部分では、まず変化が起きているかどうかをＶＡＬ
ＩＤにより判定し、変化が起きていたらレジスタ６４の
５ＴＡＴＥ部を１に書替え、時刻Ｔとレジスタ６４の内
容とをコマンドメモリ９に書込む（ステップ■）。その
後、Ｍ２Ｏ３部のＩＮＴが１ならば、ＣＰＵ３に割込み
をかけ、ブロクラムカウンタ６２の値を更新してコマン
ドの実行が終了する（ステップ■）。この第２２図（Ｃ
）に示す処理も１クロツクで行われる。

第２２図（ｄ）Ｇ；！、ＶＩＤＴＩＩ　：Ｉ７　＞ドで
、１番目の測定から行なう場合の実行部分である。この
部分では、まず変化が起きているかどうかをＶＡＬＩＤ
で判定し、変化が起きていたら、レジスタ６４の５ＴＡ
ＴＥ部をｌＯに書替え、ＬＡＴＣＨ信号を１にして測定
された時刻Ｔをレジスタ７０にラッチし、次の項をレジ
スタ６５に読込む（ステップ■）。次に、レジスタ６５
内のＩ　ＮＳＴ部が１１であることを確認し、レジスタ
５内のＭ２Ｏ３部に従って２番目の測定を行なう（ステ
ップ■）。状態変化が起こっていなかった場合には、レ
ジスタ６４．７０の内容をコマンドとしてラッチ回路７
２で指定されるコマンドメモリ９の番地に書込み、プロ
グラムカウンタ６２の値を更新してコマンドの実行が終
了する。

変化が起きていた場合には、２番目のデータが有効かど
うかをＶＡＬＩＤＴで判定し、有効な場合にはレジスタ
６４の５ＴＡＴＥ部を１０に書替え、時刻Ｔをコマンド
メモリ９のプログラムカウンタ６２で示される番地に書
込む。有効でない場合には、レジスタ６４，７０の値を
コマンドとしてコマンドメモリ９のラッチ回路７２で指
定される番地に書込み、プログラムカウンタ６２の値を
更新してコマンドの実行が終了する（ステップ■）。コ
マンドメモリ９を２クロツク連続してアクセスしないと
いう条件を守るために、１クロツクの間処理を停止する
（ステップ■）。次に、レジスタ６４．７０の値をコマ
ンドとしてコマンドメモリ９のラッチ回路７２で指定さ
れる番地に書込む（ステップ■）。

Ｍ７Ｃ３部のＩＮＴが１ならば、ＣＰＵ３に割込みをが
け、プログラムカウンタ６２の値を更新してコマンドの
実行が終了する（ステップ■）。この処理は、最大６ク
ロツクで行われる。

第２２図（ｅ）はＷＩＤＴ１１コマンドにおいて２番目
の測定から行なう場合の実行部分である。この部分では
、まずコマンドの後ろの項をレジスタ６５に読込む（ス
テップ■）。次にレジスタ６５内のｌＮ５Ｔ部が１１で
あることを確認して、レジスタ６５　ＭＯＤＨ部に従っ
て２番目の測定を行なう（ステップ■）。状態変化が起
きていなかったらプログラムカウンタ６２の値を更新し
てコマンドの実行を終了する。変化が起きていた場合に
は、レジスタ６４の５ＴＡＴＥ部を１０に書替え、時刻
Ｔをコマンドメモリ９のプログラムカウンタ６２で指定
される番地に書込む（ステップ■）。コマンドメモリ９
を２クロツク連続してアクセスしないという条件を守る
ために、１クロツクの間処理を停止する（ステップ■）
。レジスタ６５の値をコマンドメモリ９のラッチ回路７
２で指定される番地に書込む（ステップ■）。Ｍ７Ｃ３
部のＩＮＴが１であれば、ＣＰＵ３に割込みをかけ、プ
ログラムカウンタ６２の値を更新してコマンドの実行を
終了する（ステップ■）。この処理も最大６クロツクで
行われる。

以上のように、ＮＯＰコマンドの実行には２クロツク、
ＥＤＧＥコマンドの実行には最大４クロツク、ＷＩＤＴ
Ｈコマンドの実行には、最大８クロツクを必要とする。

このため、コマンドメモリ９のコマンドを実行するのに
必要な時間は最大６４クロツクある。この値は、入力メ
モリ７の大きさによって定まるクロック数である７９を
超えていないので、コマンドメモリ９内の全てのコマン
ドが実行可能以上のように、本発明によれば、入力メモ
リに順次格納されるデータを、シーケンサがコマンド・
　に基づき読み出して状態変化の時刻を求め、求めた時
刻を上記コマンドに書き戻すようにしているので、複雑
な波形の測定であっても中央処理装置は必要なときにコ
マンドメモリに割込みをかければよく、また中央処理装
置の解析ルーチンを必要としないので、中央処理装置の
負担を軽減できる。

【図面の簡単な説明】

第１図〜第２２図は本発明の一実施例に係るパルス入力
装置を示す図で、第１図は全４体ブロック図、第２図は
タイマカウンタのブロック図、第３図はその動作波形図
、第４図は入力回路のブロック図、第５図は同人力回路
における微分回路のブロック図、第６図及び第７図はそ
の動作波形図、第８図は入力メモリのブロック図、第９
図は同人カメモリの詳細回路図、第１０図は同人カメモ
リの動作を説明する為の図、第１１図〜第１３図はコマ
ンドの機能説明するための図、第１４図はコマンドの記
述例を示す図、第１５図はシーケンサのブロック図、第
１６図は同シーケンサにおける補正回路の機能を説明す
るための図、第１７図は同補正回路のブロック図、第１
８図は同シーケンサにおけるＴ２検証回路の機能を説明
するための図、第１９図は同Ｔ２検証回路のブロック図
、第２０図はコマンドメモリのブロック図、第２１図は
同コマンドメモリの動作波形図、第２２図はシーケンサ
の機能を示す流れ図、第２３図〜第２５図は従来のパル
ス入力装置を説明するための図である。１・・・パルス入力装置、２・・・バス、３・・・ＣＰ
Ｕ。４・・・タイマカウンタ、５・・・入力端子、６・・・
入力回路、７・・・入力メモリ、８・・・シーケンサ、
９・・・コマンドメモリ。出願人代理人　弁理士　鈴江武彦第４図第２図システム・クロックｓｃにタイマ出力（Ｔｏｏ−＋ＴＯ２３）第３図第５図ＷＲＡＤＲ５（ＴＯｏ”ＴＯｄ　　　　ＴＷＲ第８図 ↑ Ｔ（ｂ）（ｃ） ↑ （ｄ）１２第１３図コマンド第１４図ＷＴ第１６図第１９図第２１図第２２図（ａ）第２２　＠（ｂ）第２２図（Ｃ）第２２図（ｅ）

Claims

【特許請求の範囲】

（１）所定のクロック信号を計数して基準時刻情報を発
生するタイマカウンタと、前記基準時刻情報に同期して
入力信号の状態をサンプリングする入力回路と、この入
力回路でサンプリングされた前記入力信号の状態を前記
基準時刻情報に同期して、該基準時刻情報で指定される
アドレスの記憶場所に読込むとともに、記憶された全時
刻の前記入力信号の状態を該入力信号の状態変化点の時
刻を示すコードに変換して出力する入力メモリと、状態
変化の種類とその状態変化が起こった時刻の書込みとを
指示するコマンドを記憶するコマンドメモリと、前記入
力メモリへの全アドレスに対する書込みが終了する前に
全コマンドの実行が終了するように前記コマンドメモリ
に記憶されたコマンドを順次読出し、読み出されたコマ
ンドによって所定の状態変化の時刻の書込みが指示され
た場合には、前記入力メモリから前記状態変化点の時刻
を示すコードを読出すとともに前記タイマカウンタから
現在時刻を入力し、両者の前後関係から前記指定された
状態変化の時刻を求め、この時刻を前記コマンドの一部
に書き戻すシーケンサとを具備したことを特徴とするパ
ルス入力装置。
（２）前記入力回路は、複数チャンネルからの複数の入
力信号の状態をサンプリングし、前記入力メモリは、書
込み時には前記入力回路から出力される複数のチャンネ
ルの状態を並列的に書込み、読出し時には１つのチャン
ネルについての全時刻の状態をコード化して読出す直交
型メモリであることを特徴とする特許請求の範囲第１項
記載のパルス入力装置。
（３）前記コマンドメモリに記憶されるコマンドとして
前記入力信号の立上がり又は立下がり時刻を書込み指定
するコマンドが備えられ、前記シーケンサは、前記状態
変化点の時刻を示すコードＴＷＴと前記基準時刻情報の
下位ビットＧＴＬとを比較して、ＴＷＴ＜ＧＴＬのとき
には前記基準時刻情報の下位ビットを前記コードに替え
てこれを前記状態変化の時刻とし、ＴＷＴ＞ＧＴＬのと
きには前記基準時刻情報の上位ビットをデクリメントす
るとともに前記基準時刻情報の下位ビットを前記コード
に替えてこれを前記状態変化の時刻とすることを特徴と
する特許請求の範囲第１項記載のパルス入力装置。
（４）前記コマンドメモリに記憶されるコマンドとして
前記入力信号の第１の状態変化の時刻と第２の状態変化
の時刻とを書込み指定するコマンドが備えられ、前記シ
ーケンサは、第１の前記状態変化点の時刻を示すコード
ＴＷＴ１と第２の前記状態変化点の時刻を示すコードＴ
ＷＴ２と前記基準時刻情報の下位ビットＧＴＬとを参照
し、ＴＷＴ１＜ＧＴＬ＜ＴＷＴ２、ＴＷＴ２＜ＴＷＴ１
＜ＧＴＬ又はＧＴＬ＜ＴＷＴ２＜ＴＷＴ１のときには前
記第１及び第２の状態変化点の時刻を示すデータを有効
とし、それ以外のときには前記第１及び第２の状態変化
点の時刻を示すデータを無効とすることを特徴とする特
許請求の範囲第１項記載のパルス入力装置。