JPS63298440A - パラメ−タチェック方式 - Google Patents
パラメ−タチェック方式Info
- Publication number
- JPS63298440A JPS63298440A JP62134679A JP13467987A JPS63298440A JP S63298440 A JPS63298440 A JP S63298440A JP 62134679 A JP62134679 A JP 62134679A JP 13467987 A JP13467987 A JP 13467987A JP S63298440 A JPS63298440 A JP S63298440A
- Authority
- JP
- Japan
- Prior art keywords
- parameter
- information
- input
- parameters
- reads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 9
- 230000006870 function Effects 0.000 abstract 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置を構成する各機能ブロック上でシ
ステムの構成条件により決定され設定される各種パラメ
ータの妥当性のチェック方式に関する。
ステムの構成条件により決定され設定される各種パラメ
ータの妥当性のチェック方式に関する。
従来の情報処理システムの各機能ブロック上で設定する
パラメータは、ディップスイッチあるいはショートプラ
グ等でシステム構成条件等により後で自由な設定が出来
る様になっており、この設定のチェックを目視で行って
いた。
パラメータは、ディップスイッチあるいはショートプラ
グ等でシステム構成条件等により後で自由な設定が出来
る様になっており、この設定のチェックを目視で行って
いた。
上述した従来のパラメータチェック方式は、目視で実施
しているため確認に要する時間が膨大であり、かつ、目
視によるチェックのためチェックポイントが多いと見誤
まる等の欠点がある本発明の目的は、上記欠点を除去し
パラメータのチェックを確実に実行することのできるパ
ラメータチェック方式を提供することにある。
しているため確認に要する時間が膨大であり、かつ、目
視によるチェックのためチェックポイントが多いと見誤
まる等の欠点がある本発明の目的は、上記欠点を除去し
パラメータのチェックを確実に実行することのできるパ
ラメータチェック方式を提供することにある。
本発明のチェック方式は、情報処理を実行する処理手段
と、情報処理システム構成情報を入力あるいはチェック
結果を出力する入出力手段と、チニックの基データとな
る情報を記憶する記憶手段と、前記情報処理システムの
各機能ブロックの外部設定パラメータがあれば、処理部
から読取可能な構造を持った該パラメータを読み取る機
能手段とを有している。
と、情報処理システム構成情報を入力あるいはチェック
結果を出力する入出力手段と、チニックの基データとな
る情報を記憶する記憶手段と、前記情報処理システムの
各機能ブロックの外部設定パラメータがあれば、処理部
から読取可能な構造を持った該パラメータを読み取る機
能手段とを有している。
次に、本発明について図面を参照して説明する。
第１図は本発明のパラメータチェック方式を実現する情
報処理システムの一実施例のブロック図、第２図はパラ
メータチェック方式の実行フローチャートである。
報処理システムの一実施例のブロック図、第２図はパラ
メータチェック方式の実行フローチャートである。
第１図で、２は処理手段、３は入出力手段、４は記憶手
段、５は機能手段群で５１〜５ｎは各機能手段、６は処
理手段２のバスである。
段、５は機能手段群で５１〜５ｎは各機能手段、６は処
理手段２のバスである。
処理手段２は、バス６により入出力手段３．記憶手段４
１機能手段５１〜５ｎとそれぞれ接続されており、各々
の手段との通信ができる様になっている。
１機能手段５１〜５ｎとそれぞれ接続されており、各々
の手段との通信ができる様になっている。
一般的に、情報処理システムを構成する機能ブロックに
は、システムの構成により決まるパラメータがある。例
えば、シングルシステムか、あるいはマルチ／デュプレ
ックスシステムか、使用コードがＪＩＳかＡＳＣＩＩか
、シリアルデータを１０ビツト／ワードにするか１１ビ
ツト／ワードにするか等の情報がこのパラメータである
。
は、システムの構成により決まるパラメータがある。例
えば、シングルシステムか、あるいはマルチ／デュプレ
ックスシステムか、使用コードがＪＩＳかＡＳＣＩＩか
、シリアルデータを１０ビツト／ワードにするか１１ビ
ツト／ワードにするか等の情報がこのパラメータである
。
これらのパラメータは、通常ディップスイッチあるいは
ショートプラグ等で後天的に設定できる構造となってい
る。
ショートプラグ等で後天的に設定できる構造となってい
る。
また、これらのパラメータはシステムの構成が決定され
れば、一義的に決定されるものである。
れば、一義的に決定されるものである。
更に、システム構成が決まれば、システム内の各パラメ
ータの設定パターンが決定される。記憶手段には、あら
かじめ各構成における正しいパラメータの設定パターン
を記憶させておく。
ータの設定パターンが決定される。記憶手段には、あら
かじめ各構成における正しいパラメータの設定パターン
を記憶させておく。
次に、具体的な動作について第２図のフローチャートを
参照して説明する。
参照して説明する。
システム現調時、あるいは機器増設時にシステムを立上
げた状態で入出力手段３より、そのシステムの構成情報
を入力する（ステップ２１）。
げた状態で入出力手段３より、そのシステムの構成情報
を入力する（ステップ２１）。
処理手段２は、この構成情報を読取、解析し、対応する
パラメータの設定パターンを記憶手段４より読み出し、
自身の記憶部に展開する（ステップ２３．２５．２７）
。
パラメータの設定パターンを記憶手段４より読み出し、
自身の記憶部に展開する（ステップ２３．２５．２７）
。
次に、処理装置４は、やはり入力されたシステムの構成
情報をもとに、接続されている機能手段５１〜５ｎに対
し設定されたパラメータ情報を順次読取り（ステップ２
８）、既に読取済のパラメータ設定パターンと１項目づ
つ比較する（ステップ２９）。
情報をもとに、接続されている機能手段５１〜５ｎに対
し設定されたパラメータ情報を順次読取り（ステップ２
８）、既に読取済のパラメータ設定パターンと１項目づ
つ比較する（ステップ２９）。
読取ったパラメータが全てパラメータ設定パターンと合
致していれば、設定されたパラメータが正しかったこと
を入出力手段３に出力する（ステップ３０）。
致していれば、設定されたパラメータが正しかったこと
を入出力手段３に出力する（ステップ３０）。
また、比較した結果が誤まっていれば、設定が誤まって
いる機能手段名とパラメータ名を入出力手段３に出力し
、正しく設定し直す様注窓を促す（ステップ３１）。
いる機能手段名とパラメータ名を入出力手段３に出力し
、正しく設定し直す様注窓を促す（ステップ３１）。
以上説明したように本発明は、情報処理装置を構成する
各機能ブロック上で設定される各種パラメータを読取り
、システム構成情報で指定された本来あるべきパラメー
タ設定情報とを比較チェックすることにより、システム
パラメータの設定の是非を確実にチェックすることがで
きるという効果がある。
各機能ブロック上で設定される各種パラメータを読取り
、システム構成情報で指定された本来あるべきパラメー
タ設定情報とを比較チェックすることにより、システム
パラメータの設定の是非を確実にチェックすることがで
きるという効果がある。
第１図は本発明のパラメータチェック方式を実現する情
報処理システムの一実施例のブロック図、第２図はパラ
メータチェック方式の実行フローチャートである。 ２・・・処理手段、３・・・入出力手段、４・・・記憶
手段、５・・・機能手段群、５１〜５ｎ・・・機能手段
、６・・・バス。
報処理システムの一実施例のブロック図、第２図はパラ
メータチェック方式の実行フローチャートである。 ２・・・処理手段、３・・・入出力手段、４・・・記憶
手段、５・・・機能手段群、５１〜５ｎ・・・機能手段
、６・・・バス。
Claims (1)
- 情報処理を実行する処理手段と、情報処理システム構成
情報を入力あるいはチェック結果を出力する入出力手段
と、チェックの基データとなる情報を記憶する記憶手段
と、前記情報処理システムの各機能ブロックの外部設定
パラメータがあれば、処理部から読取可能な構造を持っ
た該パラメータを読み取る機能手段とを有しパラメータ
の妥当性をチェックするパラメータチェック方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62134679A JPS63298440A (ja) | 1987-05-28 | 1987-05-28 | パラメ−タチェック方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62134679A JPS63298440A (ja) | 1987-05-28 | 1987-05-28 | パラメ−タチェック方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63298440A true JPS63298440A (ja) | 1988-12-06 |
Family
ID=15134036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62134679A Pending JPS63298440A (ja) | 1987-05-28 | 1987-05-28 | パラメ−タチェック方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63298440A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007241533A (ja) * | 2006-03-07 | 2007-09-20 | Oki Electric Ind Co Ltd | システム構成情報比較装置およびコンピュータプログラム |
| JP2007304759A (ja) * | 2006-05-10 | 2007-11-22 | Nec Corp | 運用管理装置および運用管理方法ならびにプログラム |
-
1987
- 1987-05-28 JP JP62134679A patent/JPS63298440A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007241533A (ja) * | 2006-03-07 | 2007-09-20 | Oki Electric Ind Co Ltd | システム構成情報比較装置およびコンピュータプログラム |
| JP2007304759A (ja) * | 2006-05-10 | 2007-11-22 | Nec Corp | 運用管理装置および運用管理方法ならびにプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3310006B2 (ja) | コンピュータシステム | |
| JPS63298440A (ja) | パラメ−タチェック方式 | |
| US7508770B2 (en) | Method for the project engineering of an automation system | |
| JPH04112304A (ja) | Ｉ／ｏモジュールのチェック方式 | |
| JPS62155652A (ja) | 電子メ−ルシステム | |
| JPH04148384A (ja) | 辞書照合方式 | |
| JP2772725B2 (ja) | 特定データパターン検出方法 | |
| JPS61161574A (ja) | 回路図の点検装置 | |
| JPH03290744A (ja) | プログラマブルコントローラシステム | |
| JPS60122449A (ja) | アドレス可変方式の入出力制御装置 | |
| JPH03292022A (ja) | マルチバス通信方式のアドレス決定方法 | |
| JP2892798B2 (ja) | ディジタル制御装置 | |
| JPH03155245A (ja) | プロトコルアナライザ装置 | |
| JP3199766B2 (ja) | 分散情報処理装置 | |
| JP2980740B2 (ja) | 回路図作成装置 | |
| JPH01231142A (ja) | メモリーカード | |
| JPS62200945A (ja) | 通信制御方式 | |
| JPH03292700A (ja) | Ｒａｍ試験方式 | |
| JPS6156540B2 (ja) | ||
| JPS6045288A (ja) | 補間パタ−ン出力方式 | |
| JPH0810418B2 (ja) | デ−タ処理装置 | |
| JPS6121556A (ja) | バス選択装置 | |
| KR970022683A (ko) | 입-출력 인터페이싱 시스템 | |
| JPS63278113A (ja) | タイマ制御装置 | |
| JPS61273049A (ja) | シリアル伝送装置 |