JPS63299516A - Digital/analog converter - Google Patents

Digital/analog converter

Info

Publication number
JPS63299516A
JPS63299516A JP13402687A JP13402687A JPS63299516A JP S63299516 A JPS63299516 A JP S63299516A JP 13402687 A JP13402687 A JP 13402687A JP 13402687 A JP13402687 A JP 13402687A JP S63299516 A JPS63299516 A JP S63299516A
Authority
JP
Japan
Prior art keywords
converter
value
analog
digital
floating point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13402687A
Other languages
Japanese (ja)
Inventor
Kazuya Nishimukai
西向 一也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alpine Electronics Inc
Original Assignee
Alpine Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpine Electronics Inc filed Critical Alpine Electronics Inc
Priority to JP13402687A priority Critical patent/JPS63299516A/en
Publication of JPS63299516A publication Critical patent/JPS63299516A/en
Pending legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

PURPOSE:To accurately convert the processing result into an analog form in case the voice data is expressed in the floating points having no cancelling by using a 1st D/A converter which converts an exponent part of the floating point value into an analog form and a 2nd D/A converter which applies the D/A conversion to a mantissa part of the floating point value with use of the output of the 1st D/A converter as the reference value. CONSTITUTION:A 1st D/A converter 12 converts an exponent part 11b of the floating point value 11 into an analog signal I0. While a 2nd D/A converter 13 uses the signal I0 outputted from the converter 12 as the reference value to apply the D/A conversion to a mantissa part 11a of the value 11 to convert the value 11 into the analog value. Thus it is possible to convert accurately the digital numerical value expressed in the floating points into the analog value and also to express the digital sound signals in the floating points. Then the signal processing is possible with no characteristic deterioration.

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明はデジタル・アナログ変換器に係り、特;こ浮動
小数点数値をアナログに変換するデジタル・アナログ変
換器に関する。
DETAILED DESCRIPTION OF THE INVENTION <Field of Industrial Application> The present invention relates to a digital-to-analog converter, and more particularly, to a digital-to-analog converter for converting floating point values into analog.

〈従来技術〉 デジタルの音声データが入力されろ毎に所定のデジタル
処理を実行して出力するデジタルシグナルプロセッサを
備えたオーディオ信号処理装置がある。かかるデジタル
シグナルプロセッサによれば、予めボリューム特性、イ
コライジング特性、バス/トレブル特性、ラウドネス特
性等の各種特性に応じてそれぞれ複数組の係数データを
設定しておき、所定の特性に応じた操作部材(たとえば
ツマミ)を操作することにより該ツマミ位置に応じた係
数データを選択し、該係数データを用いてデジタル処理
を行って前記特性を変更するようになっている。
<Prior Art> There is an audio signal processing device that includes a digital signal processor that performs predetermined digital processing and outputs digital audio data each time it is input. According to such a digital signal processor, multiple sets of coefficient data are set in advance according to various characteristics such as volume characteristics, equalizing characteristics, bass/treble characteristics, loudness characteristics, etc., and the operation members ( For example, by operating a knob, coefficient data corresponding to the position of the knob is selected, and digital processing is performed using the coefficient data to change the characteristics.

〈発明が解決しようとしている問題点〉ところで、デジ
タルの音声データはDA変換の都合上、固定小数点で表
現されてている。しかし、固定小数点でデジタル処理が
行われると桁落ちが生じ、特性劣化を招来する。
<Problems to be Solved by the Invention> By the way, digital audio data is expressed in fixed-point numbers for convenience of DA conversion. However, when digital processing is performed using fixed-point numbers, precision loss occurs, leading to deterioration of characteristics.

以上から本発明の目的は、音声データを桁落ちがない浮
動小数点で表現した時、処理結果を精度良クアナロクニ
変換できろデジタル・アナログ変換器を提供することで
ある。
From the above, it is an object of the present invention to provide a digital-to-analog converter that can convert the processing result with high accuracy when audio data is expressed in floating point numbers without loss of digits.

く問題点を解決するための手段〉 第1図は本発明の概略説明図であり、11は浮動小数点
で表現されたデジタル数値、llaは仮数部、11bは
指数部、12は第1のDA変換器、13は第2のDA変
換器である。
Figure 1 is a schematic explanatory diagram of the present invention, in which 11 is a digital number expressed in floating point, lla is the mantissa part, 11b is the exponent part, and 12 is the first DA. The converter 13 is a second DA converter.

く作用〉 第1のDA変換器12は浮動小数点数値11の指数部1
1bをアナログ信号■。に変換し、第2のDA変換器1
3は第1のDA変換器から出力されろアナログ信号!。
Function> The first DA converter 12 converts the exponent part 1 of the floating point value 11 into
1b is an analog signal ■. and the second DA converter 1
3 is an analog signal output from the first DA converter! .

を基準値として前記浮動小数点数値の仮数部11aをD
A変換し、浮動小数点数値11をアナログ値に変換する
The mantissa part 11a of the floating point value is set to D as a reference value.
A conversion is performed to convert the floating point value 11 to an analog value.

〈実施例〉 第1図は本発明の概略説明図であり、11は浮動小数点
で表現されたデジタル数値(n・2’)、11aは仮数
部(n)、llbは指数部(m)、12は指数n1eD
A変換する第1のDA変換器、13は仮数mをDA変換
する第2のDA変換器である。
<Example> Fig. 1 is a schematic explanatory diagram of the present invention, in which 11 is a digital number (n.2') expressed in floating point, 11a is a mantissa part (n), llb is an exponent part (m), 12 is the index n1eD
The first DA converter 13 performs A conversion, and the second DA converter 13 performs DA conversion of the mantissa m.

第2図は第2DA変換器13を積分型で構成した場合の
回路図である。図中、21は仮数nが胃−トイネーブル
信号LDによりセットされると共に、一定速度のクロッ
ク信号P。が発生する毎にその内容をカウントダウンす
るカウンタ、22はロードイネーブル信号LDによりセ
ットされ、カウンタの内容が零になった時にリセットさ
れるフリップフロップ、23は積分回路であり、基準電
流源23a1:+:zコンデンサb、7:zプ23c、
FIG. 2 is a circuit diagram when the second DA converter 13 is configured as an integral type. In the figure, 21 is a clock signal P whose mantissa n is set by the stomach enable signal LD and which has a constant speed. 22 is a flip-flop that is set by the load enable signal LD and reset when the counter content becomes zero, 23 is an integrating circuit, and reference current source 23a1:+ :z capacitor b, 7:z p23c,
.

−トイネーブル信号LDの発生により瞬間的に閉接する
スイッチ23d1フリツプフロツプがセットされた時に
閉接すると共にリセットされた時に開くスイッチ23e
が設けられている。
- Switch 23d, which is instantaneously closed upon generation of the toe enable signal LD; switch 23e, which is closed when the flip-flop is set, and opens when it is reset;
is provided.

四−トイネーブル信号LDの発生により仮数nをカウン
タ21にセットすると共に、スイッチ23dを瞬間的に
閉接して前の値として残っているコンデンサ23bの電
荷を放電し、しかる後フリップフロップ22をセットす
る。フリップフロップ22のセットによりスイッチ23
eが閉接し、積分回路23のコンデンサ23bは電流源
23bからの基準電流I0により充電されてゆき、これ
と並行してカウンタ21はり、ロックパルスP。が発生
する毎にその内容をカウントダウンする。そして、カウ
ンタ21はその内容が零になった時フリップ70ツブ2
2をリセットし、これによりスイッチ23eを開いてコ
ンデンサ23bへの充電を終了ずろ。このとき、コンデ
ンサ23bの両端の電圧Eば充電時間をTとすれば、 E=T   −T となる。そして、充電時間Tは仮数nに比例するから両
端の電圧Eは E=k  ・■ ・n(1) となり仮数nに比例したアナログ信号が出力されること
になる。
4- When the toe enable signal LD is generated, the mantissa n is set in the counter 21, and the switch 23d is momentarily closed to discharge the charge in the capacitor 23b remaining as the previous value, and then the flip-flop 22 is set. do. The switch 23 is set by setting the flip-flop 22.
e is closed, the capacitor 23b of the integrating circuit 23 is charged by the reference current I0 from the current source 23b, and in parallel with this, the counter 21 outputs a lock pulse P. Count down the contents each time it occurs. Then, when the contents of the counter 21 become zero, the counter 21 flips 70 knobs 2.
2, thereby opening the switch 23e and ending the charging of the capacitor 23b. At this time, if the voltage across the capacitor 23b is E and the charging time is T, then E=T - T. Since the charging time T is proportional to the mantissa n, the voltage E at both ends becomes E=k·■·n(1), and an analog signal proportional to the mantissa n is output.

ところで、第1図に示す第1のDA変換器12は第2D
A変換器13の基準電流源23a(第2図参照)に相当
し、指数mが入力されると2″に比例した電流I。を出
力するようになっている。すなわち、第2DA変換器1
3は次式 %式%(2) で示す電流I。を出力するようになっている。
By the way, the first DA converter 12 shown in FIG.
It corresponds to the reference current source 23a (see FIG. 2) of the A converter 13, and when the index m is input, it outputs a current I proportional to 2''.In other words, the second DA converter 1
3 is the current I shown by the following formula % formula % (2). It is designed to output .

従って、(1)式に(2)式を代入すればE=に−n 
 ・2”      (31(ただしに=に、・k2)
となり、浮動小数点数値n・2″に比例したアナログ出
力Eが第2のDA変換器13から得られることになる。
Therefore, by substituting equation (2) into equation (1), E=-n
・2” (31 (however, ・k2)
Therefore, an analog output E proportional to the floating point value n·2'' is obtained from the second DA converter 13.

〈発明の効果〉 以上本発明によれば、浮動小数点で表現されたデジタル
数値をアナログに正確に変換でき、従って浮動小数点で
デジタル音声信号を表現でき、特性劣化のない信号処理
ができるようになった。
<Effects of the Invention> According to the present invention, it is possible to accurately convert a digital value expressed in floating point to an analog value, and therefore, a digital audio signal can be expressed in floating point, and signal processing without characteristic deterioration can be performed. Ta.

【図面の簡単な説明】 第1図は本発明の概略説明図、 第2図は第1図における第2のDA変換器の回路図であ
る。 11・・デジタル数値、 11a・・仮数部、llb・・指数部、12・・第1の
DA変換器、 13・・第2のDA変換器 特許出願人        アルバイン株式会社代理人
          弁理士 齋藤千幹了アログ土n デジタル入力 (n)
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a schematic explanatory diagram of the present invention, and FIG. 2 is a circuit diagram of a second DA converter in FIG. 1. 11... Digital numerical value, 11a... Mantissa part, llb... Exponent part, 12... First DA converter, 13... Second DA converter patent applicant Alvine Co., Ltd. agent Patent attorney Chiki Saito Digital input (n)

Claims (1)

【特許請求の範囲】 浮動小数点で表現された数値をアナログに変換するデジ
タル・アナログ変換器において、 前記浮動小数点数値の指数部をアナログに変換する第1
のDA変換器と、 前記第1DA変換器からの出力を基準値として前記浮動
小数点数値の仮数部をDA変換する第2のDA変換器と
を備えて成ることを特徴とするデジタル・アナログ変換
器。
[Claims] In a digital-to-analog converter that converts a numerical value expressed in floating point to analog, a first converter that converts an exponent part of the floating point numerical value to analog;
A digital-to-analog converter comprising: a DA converter; and a second DA converter that converts the mantissa part of the floating point value into a DA converter using the output from the first DA converter as a reference value. .
JP13402687A 1987-05-29 1987-05-29 Digital/analog converter Pending JPS63299516A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13402687A JPS63299516A (en) 1987-05-29 1987-05-29 Digital/analog converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13402687A JPS63299516A (en) 1987-05-29 1987-05-29 Digital/analog converter

Publications (1)

Publication Number Publication Date
JPS63299516A true JPS63299516A (en) 1988-12-07

Family

ID=15118640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13402687A Pending JPS63299516A (en) 1987-05-29 1987-05-29 Digital/analog converter

Country Status (1)

Country Link
JP (1) JPS63299516A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1657823A1 (en) * 2004-11-12 2006-05-17 Dialog Semiconductor GmbH Floating point IDAC

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1657823A1 (en) * 2004-11-12 2006-05-17 Dialog Semiconductor GmbH Floating point IDAC
US7132966B2 (en) 2004-11-12 2006-11-07 Dialog Semiconductor Gmbh Floating point IDAC

Similar Documents

Publication Publication Date Title
JPS62135776A (en) Automatic range type frequency sensor
JPH10303657A (en) Pwm driving device
JPS63299516A (en) Digital/analog converter
US5361219A (en) Data circuit for multiplying digital data with analog
JPS58184998A (en) Music waveform data processing circuit
Grisoni et al. Implementation of a micro power 15-bit'floating-point'A/D converter
JPH0724811Y2 (en) Digital filter
SU987631A1 (en) Dividing device
JPH03178223A (en) D/a converter circuit
SU661269A1 (en) Temperature measuring device
JPS60217732A (en) Digital-analog converter
JPS6130816A (en) Analog/digital converting circuit
JPS63140369A (en) Bit-serial signal scaling apparatus and digital signal amplitude controller
JPH04200016A (en) Double integral type a/d converter
SU849306A1 (en) Analogue storage
RU2018137C1 (en) Voltage-time interval transducer
SU915077A1 (en) Computing device
JPS59186418A (en) D/a converting circuit
RU2060586C1 (en) Voltage-to-time-space changer
SU1522233A2 (en) Device for solving algebraic equations
JPS5912492A (en) Touch response device for electronic musical instruments
SU536495A1 (en) Functional converter
JP2813513B2 (en) Data conversion circuit
SU1083203A1 (en) Dividing device
SU860063A1 (en) Device for floating point division