JPS63299516A - デジタル・アナログ変換器 - Google Patents
デジタル・アナログ変換器Info
- Publication number
- JPS63299516A JPS63299516A JP13402687A JP13402687A JPS63299516A JP S63299516 A JPS63299516 A JP S63299516A JP 13402687 A JP13402687 A JP 13402687A JP 13402687 A JP13402687 A JP 13402687A JP S63299516 A JPS63299516 A JP S63299516A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- value
- analog
- digital
- floating point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 abstract description 6
- 230000006866 deterioration Effects 0.000 abstract description 3
- 230000005236 sound signal Effects 0.000 abstract description 3
- 239000003990 capacitor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 210000002784 stomach Anatomy 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明はデジタル・アナログ変換器に係り、特；こ浮動
小数点数値をアナログに変換するデジタル・アナログ変
換器に関する。
小数点数値をアナログに変換するデジタル・アナログ変
換器に関する。
〈従来技術〉
デジタルの音声データが入力されろ毎に所定のデジタル
処理を実行して出力するデジタルシグナルプロセッサを
備えたオーディオ信号処理装置がある。かかるデジタル
シグナルプロセッサによれば、予めボリューム特性、イ
コライジング特性、バス／トレブル特性、ラウドネス特
性等の各種特性に応じてそれぞれ複数組の係数データを
設定しておき、所定の特性に応じた操作部材（たとえば
ツマミ）を操作することにより該ツマミ位置に応じた係
数データを選択し、該係数データを用いてデジタル処理
を行って前記特性を変更するようになっている。
処理を実行して出力するデジタルシグナルプロセッサを
備えたオーディオ信号処理装置がある。かかるデジタル
シグナルプロセッサによれば、予めボリューム特性、イ
コライジング特性、バス／トレブル特性、ラウドネス特
性等の各種特性に応じてそれぞれ複数組の係数データを
設定しておき、所定の特性に応じた操作部材（たとえば
ツマミ）を操作することにより該ツマミ位置に応じた係
数データを選択し、該係数データを用いてデジタル処理
を行って前記特性を変更するようになっている。
〈発明が解決しようとしている問題点〉ところで、デジ
タルの音声データはＤＡ変換の都合上、固定小数点で表
現されてている。しかし、固定小数点でデジタル処理が
行われると桁落ちが生じ、特性劣化を招来する。
タルの音声データはＤＡ変換の都合上、固定小数点で表
現されてている。しかし、固定小数点でデジタル処理が
行われると桁落ちが生じ、特性劣化を招来する。
以上から本発明の目的は、音声データを桁落ちがない浮
動小数点で表現した時、処理結果を精度良クアナロクニ
変換できろデジタル・アナログ変換器を提供することで
ある。
動小数点で表現した時、処理結果を精度良クアナロクニ
変換できろデジタル・アナログ変換器を提供することで
ある。
く問題点を解決するための手段〉
第１図は本発明の概略説明図であり、１１は浮動小数点
で表現されたデジタル数値、ｌｌａは仮数部、１１ｂは
指数部、１２は第１のＤＡ変換器、１３は第２のＤＡ変
換器である。
で表現されたデジタル数値、ｌｌａは仮数部、１１ｂは
指数部、１２は第１のＤＡ変換器、１３は第２のＤＡ変
換器である。
く作用〉
第１のＤＡ変換器１２は浮動小数点数値１１の指数部１
１ｂをアナログ信号■。に変換し、第２のＤＡ変換器１
３は第１のＤＡ変換器から出力されろアナログ信号！。
１ｂをアナログ信号■。に変換し、第２のＤＡ変換器１
３は第１のＤＡ変換器から出力されろアナログ信号！。
を基準値として前記浮動小数点数値の仮数部１１ａをＤ
Ａ変換し、浮動小数点数値１１をアナログ値に変換する
。
Ａ変換し、浮動小数点数値１１をアナログ値に変換する
。
〈実施例〉
第１図は本発明の概略説明図であり、１１は浮動小数点
で表現されたデジタル数値（ｎ・２’）、１１ａは仮数
部（ｎ）、ｌｌｂは指数部（ｍ）、１２は指数ｎ１ｅＤ
Ａ変換する第１のＤＡ変換器、１３は仮数ｍをＤＡ変換
する第２のＤＡ変換器である。
で表現されたデジタル数値（ｎ・２’）、１１ａは仮数
部（ｎ）、ｌｌｂは指数部（ｍ）、１２は指数ｎ１ｅＤ
Ａ変換する第１のＤＡ変換器、１３は仮数ｍをＤＡ変換
する第２のＤＡ変換器である。
第２図は第２ＤＡ変換器１３を積分型で構成した場合の
回路図である。図中、２１は仮数ｎが胃−トイネーブル
信号ＬＤによりセットされると共に、一定速度のクロッ
ク信号Ｐ。が発生する毎にその内容をカウントダウンす
るカウンタ、２２はロードイネーブル信号ＬＤによりセ
ットされ、カウンタの内容が零になった時にリセットさ
れるフリップフロップ、２３は積分回路であり、基準電
流源２３ａ１：＋：ｚコンデンサｂ、７：ｚプ２３ｃ、
。
回路図である。図中、２１は仮数ｎが胃−トイネーブル
信号ＬＤによりセットされると共に、一定速度のクロッ
ク信号Ｐ。が発生する毎にその内容をカウントダウンす
るカウンタ、２２はロードイネーブル信号ＬＤによりセ
ットされ、カウンタの内容が零になった時にリセットさ
れるフリップフロップ、２３は積分回路であり、基準電
流源２３ａ１：＋：ｚコンデンサｂ、７：ｚプ２３ｃ、
。
−トイネーブル信号ＬＤの発生により瞬間的に閉接する
スイッチ２３ｄ１フリツプフロツプがセットされた時に
閉接すると共にリセットされた時に開くスイッチ２３ｅ
が設けられている。
スイッチ２３ｄ１フリツプフロツプがセットされた時に
閉接すると共にリセットされた時に開くスイッチ２３ｅ
が設けられている。
四−トイネーブル信号ＬＤの発生により仮数ｎをカウン
タ２１にセットすると共に、スイッチ２３ｄを瞬間的に
閉接して前の値として残っているコンデンサ２３ｂの電
荷を放電し、しかる後フリップフロップ２２をセットす
る。フリップフロップ２２のセットによりスイッチ２３
ｅが閉接し、積分回路２３のコンデンサ２３ｂは電流源
２３ｂからの基準電流Ｉ０により充電されてゆき、これ
と並行してカウンタ２１はり、ロックパルスＰ。が発生
する毎にその内容をカウントダウンする。そして、カウ
ンタ２１はその内容が零になった時フリップ７０ツブ２
２をリセットし、これによりスイッチ２３ｅを開いてコ
ンデンサ２３ｂへの充電を終了ずろ。このとき、コンデ
ンサ２３ｂの両端の電圧Ｅば充電時間をＴとすれば、 Ｅ＝Ｔ −Ｔ となる。そして、充電時間Ｔは仮数ｎに比例するから両
端の電圧Ｅは Ｅ＝ｋ ・■ ・ｎ（１） となり仮数ｎに比例したアナログ信号が出力されること
になる。
タ２１にセットすると共に、スイッチ２３ｄを瞬間的に
閉接して前の値として残っているコンデンサ２３ｂの電
荷を放電し、しかる後フリップフロップ２２をセットす
る。フリップフロップ２２のセットによりスイッチ２３
ｅが閉接し、積分回路２３のコンデンサ２３ｂは電流源
２３ｂからの基準電流Ｉ０により充電されてゆき、これ
と並行してカウンタ２１はり、ロックパルスＰ。が発生
する毎にその内容をカウントダウンする。そして、カウ
ンタ２１はその内容が零になった時フリップ７０ツブ２
２をリセットし、これによりスイッチ２３ｅを開いてコ
ンデンサ２３ｂへの充電を終了ずろ。このとき、コンデ
ンサ２３ｂの両端の電圧Ｅば充電時間をＴとすれば、 Ｅ＝Ｔ −Ｔ となる。そして、充電時間Ｔは仮数ｎに比例するから両
端の電圧Ｅは Ｅ＝ｋ ・■ ・ｎ（１） となり仮数ｎに比例したアナログ信号が出力されること
になる。
ところで、第１図に示す第１のＤＡ変換器１２は第２Ｄ
Ａ変換器１３の基準電流源２３ａ（第２図参照）に相当
し、指数ｍが入力されると２″に比例した電流Ｉ。を出
力するようになっている。すなわち、第２ＤＡ変換器１
３は次式 ％式％（２） で示す電流Ｉ。を出力するようになっている。
Ａ変換器１３の基準電流源２３ａ（第２図参照）に相当
し、指数ｍが入力されると２″に比例した電流Ｉ。を出
力するようになっている。すなわち、第２ＤＡ変換器１
３は次式 ％式％（２） で示す電流Ｉ。を出力するようになっている。
従って、（１）式に（２）式を代入すればＥ＝に−ｎ
・２” （３１（ただしに＝に、・ｋ２）
となり、浮動小数点数値ｎ・２″に比例したアナログ出
力Ｅが第２のＤＡ変換器１３から得られることになる。
・２” （３１（ただしに＝に、・ｋ２）
となり、浮動小数点数値ｎ・２″に比例したアナログ出
力Ｅが第２のＤＡ変換器１３から得られることになる。
〈発明の効果〉
以上本発明によれば、浮動小数点で表現されたデジタル
数値をアナログに正確に変換でき、従って浮動小数点で
デジタル音声信号を表現でき、特性劣化のない信号処理
ができるようになった。
数値をアナログに正確に変換でき、従って浮動小数点で
デジタル音声信号を表現でき、特性劣化のない信号処理
ができるようになった。
【図面の簡単な説明】
第１図は本発明の概略説明図、
第２図は第１図における第２のＤＡ変換器の回路図であ
る。 １１・・デジタル数値、 １１ａ・・仮数部、ｌｌｂ・・指数部、１２・・第１の
ＤＡ変換器、 １３・・第２のＤＡ変換器 特許出願人 アルバイン株式会社代理人
弁理士 齋藤千幹了アログ土ｎ デジタル入力 （ｎ）
る。 １１・・デジタル数値、 １１ａ・・仮数部、ｌｌｂ・・指数部、１２・・第１の
ＤＡ変換器、 １３・・第２のＤＡ変換器 特許出願人 アルバイン株式会社代理人
弁理士 齋藤千幹了アログ土ｎ デジタル入力 （ｎ）
Claims (1)
- 【特許請求の範囲】 浮動小数点で表現された数値をアナログに変換するデジ
タル・アナログ変換器において、 前記浮動小数点数値の指数部をアナログに変換する第１
のＤＡ変換器と、 前記第１ＤＡ変換器からの出力を基準値として前記浮動
小数点数値の仮数部をＤＡ変換する第２のＤＡ変換器と
を備えて成ることを特徴とするデジタル・アナログ変換
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13402687A JPS63299516A (ja) | 1987-05-29 | 1987-05-29 | デジタル・アナログ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13402687A JPS63299516A (ja) | 1987-05-29 | 1987-05-29 | デジタル・アナログ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63299516A true JPS63299516A (ja) | 1988-12-07 |
Family
ID=15118640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13402687A Pending JPS63299516A (ja) | 1987-05-29 | 1987-05-29 | デジタル・アナログ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63299516A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1657823A1 (en) * | 2004-11-12 | 2006-05-17 | Dialog Semiconductor GmbH | Floating point IDAC |
-
1987
- 1987-05-29 JP JP13402687A patent/JPS63299516A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1657823A1 (en) * | 2004-11-12 | 2006-05-17 | Dialog Semiconductor GmbH | Floating point IDAC |
| US7132966B2 (en) | 2004-11-12 | 2006-11-07 | Dialog Semiconductor Gmbh | Floating point IDAC |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62135776A (ja) | 自動範囲式周波数センサ | |
| JPH10303657A (ja) | Ｐｗｍ駆動装置 | |
| JPS63299516A (ja) | デジタル・アナログ変換器 | |
| US5361219A (en) | Data circuit for multiplying digital data with analog | |
| JPS58184998A (ja) | 楽音波形デ−タ処理回路 | |
| Grisoni et al. | Implementation of a micro power 15-bit'floating-point'A/D converter | |
| JPH0724811Y2 (ja) | デジタルフィルタ | |
| SU987631A1 (ru) | Делительное устройство | |
| JPH03178223A (ja) | デジタル／アナログ変換回路 | |
| SU661269A1 (ru) | Устройство дл измерени температуры | |
| JPS60217732A (ja) | Ｄ／ａコンバ−タ装置 | |
| JPS6130816A (ja) | Ａ／ｄ変換回路 | |
| JPS63140369A (ja) | ビット−シリアル信号スケーリング装置及びディジタル信号振幅制御装置 | |
| JPH04200016A (ja) | ２重積分型ａｄ変換器 | |
| SU849306A1 (ru) | Аналоговое запоминающее устройство | |
| RU2018137C1 (ru) | Измерительный преобразователь напряжения во временной интервал | |
| SU915077A1 (en) | Computing device | |
| JPS59186418A (ja) | Ｄ／ａ変換回路 | |
| RU2060586C1 (ru) | Преобразователь напряжения в интервал времени | |
| SU1522233A2 (ru) | Устройство дл решени алгебраических уравнений | |
| JPS5912492A (ja) | 電子楽器のタツチレスポンス装置 | |
| SU536495A1 (ru) | Функциональный преобразователь | |
| JP2813513B2 (ja) | データ変換回路 | |
| SU1083203A1 (ru) | Делительное устройство | |
| SU860063A1 (ru) | Устройство дл делени с плавающей зап той |