JPS63299523A

JPS63299523A - Receiving machine

Info

Publication number: JPS63299523A
Application number: JP62135020A
Authority: JP
Inventors: Hiroaki Ozeki; 浩明尾関; Seiji Sakashita; 坂下　誠司; Ippei Jinno; 一平神野
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1987-05-29
Filing date: 1987-05-29
Publication date: 1988-12-07

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】産業上の利用分野本発明は、テレビジョン受信機のチューナやＣＡＴＶ受
信機に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a tuner for a television receiver and a CATV receiver.

従来の技術従来のテレビジョン受信機のチューナやＣＡＴＶ受信機
の一例として第２図のようなものがあった。2. Description of the Related Art An example of a conventional television receiver tuner or CATV receiver is shown in FIG.

第２図において、２８，２１）は不平衡〜平衡変換回路
、２１０は平衡〜不平衡変換回路、２９はり、Ｈ，Ｍ、
２１２は局部発振器（以下ＬＯと略す）であり、２７は
スイッチ回路、２３はＶＨＦ帯の帯域フィルタ、２５は
ＶＨＦ帯の広帯域増幅器、２４はＵＨＦ帯の帯域フィル
タ、２５はν■Ｐ帯の広帯域増幅器である。このように
切替回路２７でＶＨＦ帯、ＵＨＦ帯の信号を切り替えて
いるのは、単一の増幅器で利得、雑音指数、混変調歪特
性を全域で満足するのが困難なためであり、Ｖ、ＵＨＦ
帯の信号はそれぞれ端子２１．２２を通り広帯域増幅器
２５．２６で増幅され、切替回路２７で切り替えられ、
２８の不平衡〜平衡変換回路で平衡信号となり、Ｄ、Ｂ
、Ｍにおいて２１）の不平衡〜平衡変換回路で平衡信号
となった局部発振信号により混合され中間周波信号に変
換され、２１０で平衡〜不平衡変換され出力端子２１２
となる。２８，２１）の不平衡〜平衡変換回路および２
１０の平衡〜不平衡変換回路はフェライトコアにコイル
を巻いた平衡変成器あるいは、差動増幅器が用いられて
いる。In FIG. 2, 28, 21) are unbalanced to balanced conversion circuits, 210 are balanced to unbalanced conversion circuits, 29 beams, H, M,
212 is a local oscillator (hereinafter abbreviated as LO), 27 is a switch circuit, 23 is a VHF band bandpass filter, 25 is a VHF band wideband amplifier, 24 is a UHF band bandpass filter, and 25 is a νP band wideband It's an amplifier. The reason why the switching circuit 27 switches the VHF band and UHF band signals is because it is difficult to satisfy the gain, noise figure, and cross-modulation distortion characteristics over the entire range with a single amplifier. UHF
The band signals each pass through terminals 21 and 22, are amplified by broadband amplifiers 25 and 26, and are switched by a switching circuit 27.
28 unbalanced to balanced conversion circuits, it becomes a balanced signal, and D, B
, M is mixed with the local oscillation signal which became a balanced signal in the unbalanced-to-balanced conversion circuit 21) and converted into an intermediate frequency signal, which is then converted from balanced to unbalanced in 210 to the output terminal 212.
becomes. 28, 21) unbalanced to balanced conversion circuit and 2
The balanced to unbalanced conversion circuit No. 10 uses a balanced transformer in which a coil is wound around a ferrite core, or a differential amplifier.

発明が解決しようとする問題点しかしながら、このような構成の場合、切り替え回路に
スイッチダイオードが使用されているためスイッチダイ
オードがオンになった時、スイッチダイオードに大電流
が流れる。またダイオードのバイアス回路にチョークコ
イルを必要とするためこの部分のモノリシックＩＣ化が
困難であった。Problems to be Solved by the Invention However, in such a configuration, since a switch diode is used in the switching circuit, a large current flows through the switch diode when the switch diode is turned on. Furthermore, since the diode bias circuit requires a choke coil, it is difficult to form this part into a monolithic IC.

不平衡〜平衡変換回路として差動増幅器を用いた場合は
２石あるいは３石のＦＥＴを必要とし、１石のＦＥＴ増
幅器に比べ多量の電流を流す必要があり、また不平衡〜
平衡変換回路としてフェライトコアとコイルを用いた場
合、この部分のモノリシックＩＣ化が困難であった０本
発明はこのような従来の問題点を解決するものであり、
省電力化とともにモノリシックＩＣ化により、性能の均
一化、小型化、省コスト化が可能な受信機を提供するも
のである。When a differential amplifier is used as an unbalanced to balanced conversion circuit, two or three FETs are required, which requires a larger amount of current to flow than a single FET amplifier, and unbalanced to balanced.
When a ferrite core and a coil are used as a balanced conversion circuit, it is difficult to make this part into a monolithic IC.The present invention solves these conventional problems.
The present invention provides a receiver that can achieve uniform performance, miniaturization, and cost savings by using a monolithic IC as well as power saving.

問題点を解決するための手段本発明における上記問題点を解決するための技術的な手
段はデュアルゲートＦＥＴを用い、平衡〜不平衡変換お
よび切り替え動作を同時に行う構成により、省電力化し
、モノリシックＩＣ化可能な回路とするものである。Means for Solving the Problems The technical means for solving the above-mentioned problems in the present invention is to use a dual-gate FET to simultaneously perform balanced to unbalanced conversion and switching operations, thereby saving power and using a monolithic IC. It is intended to be a circuit that can be

作用本発明はデュアルゲー）ＦＥＴにより、不平衡〜平衡変
換および切り替え動作を両方行なわせる構成とすること
により、スイッチダイオードやスイッチダイオードのバ
イアスに用いるチョークコイルやフェライトとコイルを
用いた平衡変成器の必要がなくなり、省電力化やモノリ
シックＩＣ化できるので小型化、均一化、省コスト化が
可能となった。Function The present invention uses a dual-gauge FET to perform both unbalanced-to-balanced conversion and switching operations, so that it can be used for switch diodes, choke coils used for biasing switch diodes, and balanced transformers using ferrite and coils. Since it is no longer necessary, power consumption can be reduced and monolithic ICs can be used, miniaturization, uniformity, and cost savings have become possible.

実施例以下本発明の実施例について図面を基に説明する。Example Embodiments of the present invention will be described below based on the drawings.

第１図はこの発明における受信回路の一実施例である。FIG. 1 shows an embodiment of a receiving circuit according to the present invention.

ＶＨＦ信号はＶＨＦ信号端子１０７゜ＶＨＦ帯の帯域通
過フィルタ１０１を通り、ＶＩＩＰ帯広帯域増幅器１０
２によって増幅され第１のデュアルゲートＦＥ７１０９
の第１のゲート端子に入力される。ＵＨＦ信号はＵＨＦ
信号１０８゜ＵＨＦ帯の帯域通過フィルタ１０３．ＵＨ
Ｆ帯広帯域増幅器１０４を通り第２のデュアルゲートＦ
ＥＴｌｌ０の第１のゲート端子に入力される。The VHF signal passes through the VHF signal terminal 107°VHF band band pass filter 101, and is passed through the VIIP band wideband amplifier 10.
2 amplified by the first dual gate FE7109
is input to the first gate terminal of. UHF signal is UHF
Bandpass filter 103 for signal 108° UHF band. UH
The second dual gate F passes through the F-band wideband amplifier 104.
It is input to the first gate terminal of ETll0.

ｆｆ１ｌのデュアルゲー）ＦＥＴ１０９のドレイン端子
には抵抗１）１の一端がソース端子には抵抗１）２の一
端が接続されており、抵抗１）１の他端は電源に抵抗１
）２の他端は接地されている。One end of resistor 1) 1 is connected to the drain terminal of ff1l dual game) FET 109, one end of resistor 1) 2 is connected to the source terminal, and the other end of resistor 1) 1 is connected to the power supply.
)2's other end is grounded.

第２のデュアルゲートＦＥＴｌｌ０のドレイン端子には
抵抗１）３の一端がソース端子には抵抗１）４の一端が
接続され抵抗１）３の他端は電源に抵抗１）４の他端は
接地されている。ＦＥＴ１０９．１）０の第２のゲー）
１０５．１０６は切り替え制御端子である。ＶＨＦを受
信する時は、デュアルゲー）ＦＥＴＩＩＯの第２のゲー
ト端子１０６にピンチオフ電圧をかけＦＥＴｌｌ０に電
流の流れない状態にし、デュアルゲー）ＦＥＴ１０９の
ソース・ドレイン端子より平衡信号を取り出す。ＵＨＦ
を受信する時には、デュアルゲートＦＥＴＩＵ９の第２
５ゲートＯ品７１８らｋごンチオフ電圧をかけることに
よりＦＥＴ１０９に電流の流れない状態にしＦＥＴｌｌ
０のソース・ドレイン端子より平衡信号を取り出す０以
上のようにして得られた平衡信号はり、Ｂ、Ｍの平衡信
号入力端子に入力され、１）６の不平衡〜平衡変換回路
１）６によって平衡信号となった局部発振信号と混合さ
れ１）８の平衡〜不平衡変換回路で不平衡信号に変換さ
れ１）９に出力される。また、１）８．１）６の部分に
差動増幅器などのような半導体による不平衡〜平衡変換
あるいは平衡〜不平衡変換回路を用いることによりこの
回路の１０１゜１０３の帯域通過フィルタ以外の部分の
モノリシックＩＣ化が可能となる。また、ＦＥＴ１０９
゜１）０のそれぞれの第２のゲート端子１０５゜１０６
は自動利得調整端子としても利用できる。One end of resistor 1) 3 is connected to the drain terminal of the second dual gate FETll0, one end of resistor 1) 4 is connected to the source terminal, and the other end of resistor 1) 3 is connected to the power supply, and the other end of resistor 1) 4 is grounded. has been done. FET109.1) 0's second game)
105 and 106 are switching control terminals. When receiving VHF, a pinch-off voltage is applied to the second gate terminal 106 of the dual-gate FET IIO to prevent current from flowing through the FETll0, and a balanced signal is taken out from the source and drain terminals of the dual-gate FET 109. UHF
When receiving
5-gate O product 718 By applying a gate-off voltage, no current flows through FET109.
The balanced signal obtained in the above manner is inputted to the balanced signal input terminals B and M, and is converted by the unbalanced to balanced conversion circuit 1) 6 into the balanced signal input terminal B and M. It is mixed with the local oscillation signal which has become a balanced signal, is converted into an unbalanced signal by the balanced to unbalanced conversion circuit 1) 8, and is outputted to 1) 9. In addition, by using an unbalanced-to-balanced conversion circuit or a balanced-to-unbalanced conversion circuit using a semiconductor such as a differential amplifier in the portion of 1)8.1)6, the portions other than the 101°103 bandpass filter of this circuit can be can be made into a monolithic IC. Also, FET109
゜1) 0 respective second gate terminals 105゜106
can also be used as an automatic gain adjustment terminal.

発明の効果この発明は、以上説明した通り、２個以上のデュアルゲ
ートＦＥＴを用いることにより、切り替えと不平衡〜平
衡変換および自動利得調整を行え、し７）−１）帯４フ
ィ、°市・夕吃除く部分がモノリミ・ツクＩＣ化が可能
であり、省コスト化、性能の均一化。Effects of the Invention As explained above, the present invention uses two or more dual gate FETs to perform switching, unbalanced to balanced conversion, and automatic gain adjustment.・The part that removes the droplet can be made into a monolithic IC, reducing costs and making performance uniform.

小型化が図れ、しかも切り替えにダイオードを使用して
いないために低電力化が可能となった。It is smaller in size and requires less power because no diode is used for switching.

[Brief explanation of the drawing]

第１図は本発明の一実施例における受信回路の回路図、
第２図は従来の受信機の回路の回路図である。１０１．１０８．・・・・・・端子、１０９，１）０・
・・・・・デュアルゲートＦＥＴ、１）１，１）２，１
）３゜１）４・・・・・・抵抗、１）５・・・・・・二
重平衡型ミキサ、１）６・・・・・・不平衡〜平衡変換
回路、１）７・・・・・・局部発振器、１）８・・・・
・・平衡〜不平衡変換回路。代理人の氏名　弁理士　中尾敏男　はか１名第１図第２図FIG. 1 is a circuit diagram of a receiving circuit in an embodiment of the present invention,
FIG. 2 is a circuit diagram of a conventional receiver circuit. 101.108. ...Terminal, 109, 1) 0.
...Dual gate FET, 1) 1, 1) 2, 1
)3゜1)4...Resistance, 1)5...Double balanced mixer, 1)6...Unbalanced to balanced conversion circuit, 1)7... ...Local oscillator, 1)8...
・Balanced to unbalanced conversion circuit. Name of agent: Patent attorney Toshio Nakao (1 person) Figure 1 Figure 2

Claims

[Claims]

(1) Double balanced mixer circuit (hereinafter abbreviated as D.B.M.)
Two or more dual gate FETs are connected to the balanced signal input terminal of
A receiver equipped with a circuit that can simultaneously perform signal switching and unbalanced to balanced conversion.

(2) A receiver according to claim (1), characterized in that a double-balanced mixer circuit and a dual gate FET are integrated into a monolithic IC on the same chip.