JPS63299523A - 受信機 - Google Patents
受信機Info
- Publication number
- JPS63299523A JPS63299523A JP62135020A JP13502087A JPS63299523A JP S63299523 A JPS63299523 A JP S63299523A JP 62135020 A JP62135020 A JP 62135020A JP 13502087 A JP13502087 A JP 13502087A JP S63299523 A JPS63299523 A JP S63299523A
- Authority
- JP
- Japan
- Prior art keywords
- balanced
- unbalanced
- circuit
- signal
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Networks Using Active Elements (AREA)
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、テレビジョン受信機のチューナやＣＡＴＶ受
信機に関するものである。
信機に関するものである。
従来の技術
従来のテレビジョン受信機のチューナやＣＡＴＶ受信機
の一例として第２図のようなものがあった。
の一例として第２図のようなものがあった。
第２図において、２８，２１）は不平衡〜平衡変換回路
、２１０は平衡〜不平衡変換回路、２９はり、Ｈ，Ｍ、
２１２は局部発振器（以下ＬＯと略す）であり、２７は
スイッチ回路、２３はＶＨＦ帯の帯域フィルタ、２５は
ＶＨＦ帯の広帯域増幅器、２４はＵＨＦ帯の帯域フィル
タ、２５はν■Ｐ帯の広帯域増幅器である。このように
切替回路２７でＶＨＦ帯、ＵＨＦ帯の信号を切り替えて
いるのは、単一の増幅器で利得、雑音指数、混変調歪特
性を全域で満足するのが困難なためであり、Ｖ、ＵＨＦ
帯の信号はそれぞれ端子２１．２２を通り広帯域増幅器
２５．２６で増幅され、切替回路２７で切り替えられ、
２８の不平衡〜平衡変換回路で平衡信号となり、Ｄ、Ｂ
、Ｍにおいて２１）の不平衡〜平衡変換回路で平衡信号
となった局部発振信号により混合され中間周波信号に変
換され、２１０で平衡〜不平衡変換され出力端子２１２
となる。２８，２１）の不平衡〜平衡変換回路および２
１０の平衡〜不平衡変換回路はフェライトコアにコイル
を巻いた平衡変成器あるいは、差動増幅器が用いられて
いる。
、２１０は平衡〜不平衡変換回路、２９はり、Ｈ，Ｍ、
２１２は局部発振器（以下ＬＯと略す）であり、２７は
スイッチ回路、２３はＶＨＦ帯の帯域フィルタ、２５は
ＶＨＦ帯の広帯域増幅器、２４はＵＨＦ帯の帯域フィル
タ、２５はν■Ｐ帯の広帯域増幅器である。このように
切替回路２７でＶＨＦ帯、ＵＨＦ帯の信号を切り替えて
いるのは、単一の増幅器で利得、雑音指数、混変調歪特
性を全域で満足するのが困難なためであり、Ｖ、ＵＨＦ
帯の信号はそれぞれ端子２１．２２を通り広帯域増幅器
２５．２６で増幅され、切替回路２７で切り替えられ、
２８の不平衡〜平衡変換回路で平衡信号となり、Ｄ、Ｂ
、Ｍにおいて２１）の不平衡〜平衡変換回路で平衡信号
となった局部発振信号により混合され中間周波信号に変
換され、２１０で平衡〜不平衡変換され出力端子２１２
となる。２８，２１）の不平衡〜平衡変換回路および２
１０の平衡〜不平衡変換回路はフェライトコアにコイル
を巻いた平衡変成器あるいは、差動増幅器が用いられて
いる。
発明が解決しようとする問題点
しかしながら、このような構成の場合、切り替え回路に
スイッチダイオードが使用されているためスイッチダイ
オードがオンになった時、スイッチダイオードに大電流
が流れる。またダイオードのバイアス回路にチョークコ
イルを必要とするためこの部分のモノリシックＩＣ化が
困難であった。
スイッチダイオードが使用されているためスイッチダイ
オードがオンになった時、スイッチダイオードに大電流
が流れる。またダイオードのバイアス回路にチョークコ
イルを必要とするためこの部分のモノリシックＩＣ化が
困難であった。
不平衡〜平衡変換回路として差動増幅器を用いた場合は
２石あるいは３石のＦＥＴを必要とし、１石のＦＥＴ増
幅器に比べ多量の電流を流す必要があり、また不平衡〜
平衡変換回路としてフェライトコアとコイルを用いた場
合、この部分のモノリシックＩＣ化が困難であった０本
発明はこのような従来の問題点を解決するものであり、
省電力化とともにモノリシックＩＣ化により、性能の均
一化、小型化、省コスト化が可能な受信機を提供するも
のである。
２石あるいは３石のＦＥＴを必要とし、１石のＦＥＴ増
幅器に比べ多量の電流を流す必要があり、また不平衡〜
平衡変換回路としてフェライトコアとコイルを用いた場
合、この部分のモノリシックＩＣ化が困難であった０本
発明はこのような従来の問題点を解決するものであり、
省電力化とともにモノリシックＩＣ化により、性能の均
一化、小型化、省コスト化が可能な受信機を提供するも
のである。
問題点を解決するための手段
本発明における上記問題点を解決するための技術的な手
段はデュアルゲートＦＥＴを用い、平衡〜不平衡変換お
よび切り替え動作を同時に行う構成により、省電力化し
、モノリシックＩＣ化可能な回路とするものである。
段はデュアルゲートＦＥＴを用い、平衡〜不平衡変換お
よび切り替え動作を同時に行う構成により、省電力化し
、モノリシックＩＣ化可能な回路とするものである。
作用
本発明はデュアルゲー）ＦＥＴにより、不平衡〜平衡変
換および切り替え動作を両方行なわせる構成とすること
により、スイッチダイオードやスイッチダイオードのバ
イアスに用いるチョークコイルやフェライトとコイルを
用いた平衡変成器の必要がなくなり、省電力化やモノリ
シックＩＣ化できるので小型化、均一化、省コスト化が
可能となった。
換および切り替え動作を両方行なわせる構成とすること
により、スイッチダイオードやスイッチダイオードのバ
イアスに用いるチョークコイルやフェライトとコイルを
用いた平衡変成器の必要がなくなり、省電力化やモノリ
シックＩＣ化できるので小型化、均一化、省コスト化が
可能となった。
実施例
以下本発明の実施例について図面を基に説明する。
第１図はこの発明における受信回路の一実施例である。
ＶＨＦ信号はＶＨＦ信号端子１０７゜ＶＨＦ帯の帯域通
過フィルタ１０１を通り、ＶＩＩＰ帯広帯域増幅器１０
２によって増幅され第１のデュアルゲートＦＥ７１０９
の第１のゲート端子に入力される。ＵＨＦ信号はＵＨＦ
信号１０８゜ＵＨＦ帯の帯域通過フィルタ１０３．ＵＨ
Ｆ帯広帯域増幅器１０４を通り第２のデュアルゲートＦ
ＥＴｌｌ０の第１のゲート端子に入力される。
過フィルタ１０１を通り、ＶＩＩＰ帯広帯域増幅器１０
２によって増幅され第１のデュアルゲートＦＥ７１０９
の第１のゲート端子に入力される。ＵＨＦ信号はＵＨＦ
信号１０８゜ＵＨＦ帯の帯域通過フィルタ１０３．ＵＨ
Ｆ帯広帯域増幅器１０４を通り第２のデュアルゲートＦ
ＥＴｌｌ０の第１のゲート端子に入力される。
ｆｆ１ｌのデュアルゲー）ＦＥＴ１０９のドレイン端子
には抵抗１）１の一端がソース端子には抵抗１）２の一
端が接続されており、抵抗１）１の他端は電源に抵抗１
）２の他端は接地されている。
には抵抗１）１の一端がソース端子には抵抗１）２の一
端が接続されており、抵抗１）１の他端は電源に抵抗１
）２の他端は接地されている。
第２のデュアルゲートＦＥＴｌｌ０のドレイン端子には
抵抗１）３の一端がソース端子には抵抗１）４の一端が
接続され抵抗１）３の他端は電源に抵抗１）４の他端は
接地されている。ＦＥＴ１０９．１）０の第２のゲー）
１０５．１０６は切り替え制御端子である。ＶＨＦを受
信する時は、デュアルゲー）ＦＥＴＩＩＯの第２のゲー
ト端子１０６にピンチオフ電圧をかけＦＥＴｌｌ０に電
流の流れない状態にし、デュアルゲー）ＦＥＴ１０９の
ソース・ドレイン端子より平衡信号を取り出す。ＵＨＦ
を受信する時には、デュアルゲートＦＥＴＩＵ９の第２
５ゲートＯ品７１８らｋごンチオフ電圧をかけることに
よりＦＥＴ１０９に電流の流れない状態にしＦＥＴｌｌ
０のソース・ドレイン端子より平衡信号を取り出す０以
上のようにして得られた平衡信号はり、Ｂ、Ｍの平衡信
号入力端子に入力され、１）６の不平衡〜平衡変換回路
１）６によって平衡信号となった局部発振信号と混合さ
れ１）８の平衡〜不平衡変換回路で不平衡信号に変換さ
れ１）９に出力される。また、１）８．１）６の部分に
差動増幅器などのような半導体による不平衡〜平衡変換
あるいは平衡〜不平衡変換回路を用いることによりこの
回路の１０１゜１０３の帯域通過フィルタ以外の部分の
モノリシックＩＣ化が可能となる。また、ＦＥＴ１０９
゜１）０のそれぞれの第２のゲート端子１０５゜１０６
は自動利得調整端子としても利用できる。
抵抗１）３の一端がソース端子には抵抗１）４の一端が
接続され抵抗１）３の他端は電源に抵抗１）４の他端は
接地されている。ＦＥＴ１０９．１）０の第２のゲー）
１０５．１０６は切り替え制御端子である。ＶＨＦを受
信する時は、デュアルゲー）ＦＥＴＩＩＯの第２のゲー
ト端子１０６にピンチオフ電圧をかけＦＥＴｌｌ０に電
流の流れない状態にし、デュアルゲー）ＦＥＴ１０９の
ソース・ドレイン端子より平衡信号を取り出す。ＵＨＦ
を受信する時には、デュアルゲートＦＥＴＩＵ９の第２
５ゲートＯ品７１８らｋごンチオフ電圧をかけることに
よりＦＥＴ１０９に電流の流れない状態にしＦＥＴｌｌ
０のソース・ドレイン端子より平衡信号を取り出す０以
上のようにして得られた平衡信号はり、Ｂ、Ｍの平衡信
号入力端子に入力され、１）６の不平衡〜平衡変換回路
１）６によって平衡信号となった局部発振信号と混合さ
れ１）８の平衡〜不平衡変換回路で不平衡信号に変換さ
れ１）９に出力される。また、１）８．１）６の部分に
差動増幅器などのような半導体による不平衡〜平衡変換
あるいは平衡〜不平衡変換回路を用いることによりこの
回路の１０１゜１０３の帯域通過フィルタ以外の部分の
モノリシックＩＣ化が可能となる。また、ＦＥＴ１０９
゜１）０のそれぞれの第２のゲート端子１０５゜１０６
は自動利得調整端子としても利用できる。
発明の効果
この発明は、以上説明した通り、２個以上のデュアルゲ
ートＦＥＴを用いることにより、切り替えと不平衡〜平
衡変換および自動利得調整を行え、し７）−１）帯４フ
ィ、°市・夕吃除く部分がモノリミ・ツクＩＣ化が可能
であり、省コスト化、性能の均一化。
ートＦＥＴを用いることにより、切り替えと不平衡〜平
衡変換および自動利得調整を行え、し７）−１）帯４フ
ィ、°市・夕吃除く部分がモノリミ・ツクＩＣ化が可能
であり、省コスト化、性能の均一化。
小型化が図れ、しかも切り替えにダイオードを使用して
いないために低電力化が可能となった。
いないために低電力化が可能となった。
第１図は本発明の一実施例における受信回路の回路図、
第２図は従来の受信機の回路の回路図である。 １０１．１０８．・・・・・・端子、１０９，１）０・
・・・・・デュアルゲートＦＥＴ、１）１，１）２，１
）３゜１）４・・・・・・抵抗、１）５・・・・・・二
重平衡型ミキサ、１）６・・・・・・不平衡〜平衡変換
回路、１）７・・・・・・局部発振器、１）８・・・・
・・平衡〜不平衡変換回路。 代理人の氏名 弁理士 中尾敏男 はか１名第１図 第２図
第２図は従来の受信機の回路の回路図である。 １０１．１０８．・・・・・・端子、１０９，１）０・
・・・・・デュアルゲートＦＥＴ、１）１，１）２，１
）３゜１）４・・・・・・抵抗、１）５・・・・・・二
重平衡型ミキサ、１）６・・・・・・不平衡〜平衡変換
回路、１）７・・・・・・局部発振器、１）８・・・・
・・平衡〜不平衡変換回路。 代理人の氏名 弁理士 中尾敏男 はか１名第１図 第２図
Claims (2)
- （１）二重平衡型ミキサ回路（以下Ｄ．Ｂ．Ｍと略す）
の平衡信号入力端子に２個以上のデュアルゲートＦＥＴ
を用いて信号切り替えと不平衡〜平衡変換を同時に行え
る回路を具備した受信機。 - （２）二重平衡型ミキサ回路とデュアルゲートＦＥＴを
同一チップ上にモノリシックＩＣ化したことを特徴とす
る特許請求の範囲第（１）項記載の受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62135020A JPS63299523A (ja) | 1987-05-29 | 1987-05-29 | 受信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62135020A JPS63299523A (ja) | 1987-05-29 | 1987-05-29 | 受信機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63299523A true JPS63299523A (ja) | 1988-12-07 |
Family
ID=15142054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62135020A Pending JPS63299523A (ja) | 1987-05-29 | 1987-05-29 | 受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63299523A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02170627A (ja) * | 1988-12-23 | 1990-07-02 | Hitachi Ltd | Ｉｃ化受信機 |
-
1987
- 1987-05-29 JP JP62135020A patent/JPS63299523A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02170627A (ja) * | 1988-12-23 | 1990-07-02 | Hitachi Ltd | Ｉｃ化受信機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4080573A (en) | Balanced mixer using complementary devices | |
| EP0166626B1 (en) | Frequency conversion apparatus | |
| JPS63309007A (ja) | ミクサ回路 | |
| US5003620A (en) | Tuner circuit and receiving band change-over circuit with a push-pull amplifier | |
| JPS63299523A (ja) | 受信機 | |
| US7184742B2 (en) | High frequency device | |
| JP2581733B2 (ja) | モノリシック集積化回路、チュ−ナ回路装置及び受像機 | |
| JPS59146229A (ja) | チユ−ナ装置 | |
| JPH02198207A (ja) | シングルバランスドミキサ回路 | |
| JPH0145768B2 (ja) | ||
| JP2578854B2 (ja) | 受信回路 | |
| GB2078038A (en) | Superheterodyne receivers | |
| JPS61101105A (ja) | 無線周波増幅器 | |
| JPH0354461Y2 (ja) | ||
| JPS61192131A (ja) | チユ−ナ | |
| JPH0718190Y2 (ja) | チューナ回路 | |
| JPH0136365Y2 (ja) | ||
| JPH01181206A (ja) | 差動増幅器 | |
| JPH0129864Y2 (ja) | ||
| JPH0238522Y2 (ja) | ||
| JPS6359610B2 (ja) | ||
| JPH0362707A (ja) | 衛星放送受信用周波数変換装置 | |
| JPH07297741A (ja) | ミクサ回路 | |
| JPH0127293Y2 (ja) | ||
| JPS59121949U (ja) | Ｄｘ／Ｌｏ切換回路 |