JPS63299542A - デイジタル位相制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はスタッフ同期装置の受信側の平滑回路に用いら
れるディジタル位相制御ループ回路に関する。

（従来技術） 従来、この種の位相制御回路においては、過渡応答速度
を最適化するために、系の制動係数ρをρ＝１に設定す
るのが一般的であった。

（発明が解決しようとする問題点） 上述の従来の方式においては、完全２次系のディジタル
位相制御回路を用いた場合、固有周波数ω。の点におい
て系のループゲインがプラスになる点が生じるという欠
点がある。また完全２次系のディジタル位相制御回路を
用いた場合、制動係数ρ＝１にしても過渡応答速度は必
ずしも最適化されていないことが判明した。

本発明は上述の問題点を解決し、固有周波数ω。

の点における系のループゲインがプラスになるのを抑制
し、かつステップ応答特性を改善し得るディジタル位相
制御回路を提供することにある。

（問題点を解決するための手段） 本発明は、完全２次系のディジタル位相制御回路におい
て、系の制動係数ρをρ〉〉１となるように設定したも
のである。

（実施例） 次に１本発明を１図面を参照して実施例につき説明する
。

第１図は本発明の実施例に係る完全２次系のディジタル
位相制御回路のブロック図であり、また第２図は本発明
の実施例を線形ループモデルで示した図である。第１図
において１本実施例のデイジタル位相制御回路は、多値
量子化位相比較器１１と、　Ｋ＋　、　Ｋｚ　、　Ｋｓ
のカウンタ１２．１３゜１４と、レートマルチプライヤ
回路１５と、１パルス付加／除去回路１８と、Ｒ分周器
１９と、前記位相比較器１１および１パルス付加／除去
回路１８にクロックパルスを与える高速クロック発振器
２０と、ＯＲゲート２３．２６．１７および２１と、ゲ
ート１６．２２とを有している。２４および２５１ｄそ
九ぞ九多値量子化位相比較器１１０入力信号および出力
信号である。

第２図を参照すれば、ループの順方向利得は。

μ＝に１−に２　（１＋に３・Ｋ４／　Ｓ　）　・Ｋｔ
／　Ｓで与えられる。ここで１十に３・Ｋ４／Ｓはルー
プフィルタとして作用し、伝達間ａ　Ｆ（９）となる。

したがって。

μ＝　（Ｋｌ−に２）・（Ｆ（ｓ）　）・（Ｋｔ　／　
Ｓ　）＝に−Ｆ（１）／Ｓ となる。また帰還量はβ＝１である。

ここで入出力の伝達関数を求めると、負帰還方程式は、 上記式の分母は次の形の２次式であると考えることが出
来る。即ち。

従って。

と変形すると、固有周波数ωｎｕ ωｎ＝ｖ′に１・Ｋ、・Ｋ３・Ｋ４・Ｋ丁で与えられる
。

まな制動係数（ダンピング率）ρは。

従って、２次ループの伝達関数は、 として完全２次系の伝達関数が得られる。ここで正弦波
Ｊｉｔｔｅｒ　ＶＣ対する応答を求めると、正弦波Ｊｉ
ｔｔｅｒ　Ｉｃ対する応答はＳ＝ｊωと置くことによっ
て得られる。ここで複素数の乗算法則から、ＩＧＩ（ｊ
ω）・Ｇｚ（ｊω）ｌ＝ｌＧｓ（ｊω）Ｉ・Ｉｃ鵞（ｊ
ω）１乙Ｇ１（ｊω）・Ｇｚ（ｊω）＝ｌＧｓ（ｊω）
＋ｔＧｚ（ｊω）が得られ、従って２次ループ系の伝達
関数のパワーゲインＩ）（（ω）１２を求めると、で与
えられる。

ここで正規化周波数ω／ωｎｔ”変数として制動係数ρ
をパラメータにして周波数応答、即ち減衰量を求めると
、第３図のような応答特性が得られる。第３図から明ら
かなように、制動係数ρが小さくなるにつれて、固有周
波数ωｎの点でループゲインがプラスになってゆくのが
分る。

次に、完全２次系ディジタル位相制御回路における過渡
応答を求める。今、系の総合変換関数をｈ（ｔ）で表現
し、入力信号ｅＸ（ｔ）で表わすと、その出力波形ｙ（
ｔ）は。

ｙ（ｔ）＝Ｈ（ｔ）養Ｘ（ｔ） なるたたみこみ（Ｃｏｎｖｏｌｕｔｉｏｎ　）で表わさ
れる。

これはラプラス変換を施せば。

Ｙ（８）＝Ｈ（８）・Ｘ（８） で表わされ、再度逆変換を施せば。

ｙ（ｔ）＝ｆ−’（Ｈ（ｓ）・Ｘ（８）］で与えられる
。

ここでは単位ステップ関数を入力した場合の系の応答を
求める。この場合、入力信号は。

ｘ（ｔ）＝ｕ（ｔ）すなわちＸ（８）＝−！−である。

従って ここで判別方程式は。

Ｄ＝４（ωｎ）ゝ（ρ２−１） である。

今、判別方程式がＤ（１の場合すなわちρく１の場合に
は、 ５ｌ＝−ρωｎ＋ｊωｎＶ１−ρ２ Ｓ２＝−ρωニーｊωｎｆ丁ニア「 ここで Ｋｏ＝１ を得る。ここマニア換を行うと。

Ｚ　−’　Ｙ（Ｂ　）　＝　７（ｔ　）＝Ｋｏ　十Ｋｌ
ｅ　ｓｌｔ＋　１（２ｅ　”ｔ＋２ρ石−ｐ”　５ｉｎ
（ｖ’１−ｐ２　ωｎｔ）　）又１判別刀根式がＤ＞１
すなわちρ〉１の場合Ｖｉ、 ！　−’　Ｙ　（Ｓ）　＝　７　（ｔ）　＝Ｋｏ＋　Ｋ
ｌｅ、”ｔ＋　Ｋ２ｅ　”を次に１判別刀根式がＤ＝１
すなわちρ＝１の場合てついて求める。

ここで Ｋｏ＝１ に、＝ωｎ Ｋ２　＝　−１ を得る。ここで逆変換を行うと、 Ｊ、−’　Ｙ（３）　＝　７（ｔ）　＝Ｋｏ＋　Ｋ１・
ｔｅ−’ｎｔ＋に２．６−”Ｉｔｔ＝　１　＋　ｅ″″
０ｎｔ（ωｎｔ−１）ステップ応答特性を制動係数ρを
パラメータにして計算し九結果を第４図ないし第１１図
に示す。

これからも明らかなように制動特性ρが大となる程、応
答特性が改善されるのが分る。

（発明の効果） 以上説明したように本発明は、完全２次系のディジタル
位相制御回路において、系の制動係数ρをρ〉〉１に設
定することにより、固有周波数ω。

の点における系のループゲインがプラスになることを抑
制し、それと同時に第１１図にも示すようにステップ応
答の応答特性を改善できるという効果がある。

【図面の簡単な説明】

第１図は本発明の実施例に係る完全２次系ディジタル位
相制御回路のブロック図、第２図は本発明の実施例を系
の線形モデルで示した図、第３図は系の周波数応答を示
す図、第４図〜第１１図は種々の制動係数に対する系の
ステップ応答を示す図である。 １１・・・多値量子化位相比較器。 １２・・・Ｋ！カウンタ、　　１３・・・Ｋ：カウンタ
、１４・・・Ｋ３カウンタ、 １５・・・レートマルチプライヤ回路。 １６．２２　　・・・　ゲ　−　　ト　。 １７．２１，２３．２６　　・・・　ＯＲゲ　−　ト　
。 １８・・・ｌパルス付加／除去回路、 １９・・・Ｒ分周器、 ２０・・・高速クロック発撮器、 ２４・・・入力信号、　　　　２５・・・出力信号。

Claims (1)

【特許請求の範囲】
1. 完全２次系ディジタル位相制御回路において、系の制動
   係数（ダンピング率）ρが１よりもはるかに大きな値に
   設定されることを特徴とするディジタル位相制御回路。