JPS63301314A - 数値設定器ユニット - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の分野） この発明は、桁数を任意に増減可能な数値設定装置に利
用される数値設定器ユニットの改良に関する。

（発明の概要） この発明では、各数値設定器ユニット内にデータバスラ
イン及びリードライト制御ラインの一部を内蔵し、各ユ
ニットを順次芋蔓接続するだけで、任意桁数の増設を可
能とした数値設定装置において、各ユニット内に１段分
のシフトレジスタ回路を内蔵して、その出力をユニット
セレクト信号として利用することにより、制ｗＪ装置本
体と各ユニットケースとの間を専用のユニットセレクト
信号用電線で結ぶことを不要とし、省配線を可能とした
ものである。

（従来技術とその問題点） この種の数値設定装置としては、例えば特開昭６１−５
３８２３号公報、特開昭６１−１３８２９３号公報及び
実開昭６１−１０００４６８公報に記載のものが知られ
ている。

これら公報記載の装置によれば、数値表示器の表示を確
認しつつ任意の数値データを簡単な操作で設定できるこ
とに加え、該数値表示器を利用して制御装置本体側にお
ける現在設定値の確認等を容易に行なうことができる。

ところで、これら公報記載の装置にあっては、各数値設
定器ユニットのケース後部より突出する基板突出部を、
例えばマザーボード上のコネクタに差込むなどして、デ
ータバスライン等との接続を行なうため、マザーボード
上のコネクタ数により増設桁数に制限を受けるという問
題がある。

そこで、本出願人は先に、第５図及び第６図に示される
ように、増設桁数に回答制約を受けることがない新規な
数値設定装置を開発（未公開）している。

この数値設定装置は、１台の中継器ユニット１と、１も
しくは２台以上の数値設定器ユニット２゜２・・・とか
ら構成されている。

中継器ユニット１は制御装置本体との中継器として機能
するもので、その略マツチ箱状ケース１０の内部には、
データバスラインＤＡＴＡ、リードライトラインＲ／Ｗ
のプリント形成された基板が内蔵されている。

この基板の後端部は、ケース１０の後部より外部へと突
出して基板突出部１１となっており、この基板突出部１
１をコネクタ３に差込むことによって、中継器ユニット
１はフラットケーブル４を介して制御装置本体へと接続
される。

中継器ユニット１のケース１０の図中右側側面には、コ
ネクタソケット（第６図参照）１２が上下２段に水平方
向へと配列されており、これらコネクタソケット１２は
後述する数値設定器ユニット２のコネクタピンと接続可
能になされている。

一方、数値設定器ユニット２についても、同様なマツチ
箱状ケース２０を備えており、このケース２０の前面側
には、アップボタン２１．数値表示器２２及びダウンボ
タン２３が設けられている。

また、ケース２０の図中左側側面には、上流側コネクタ
に相当するコネクタピン２４が上下２段に水平方向へと
配列されており、右側面には下流側コネクタに相当する
コネクタソケット２５（第６図参照）が同様に上下２段
に水平方向へと配列されている。

更に、ケース２０の後面には、チップセレクト信号入力
用のピン２６が突出されており、このピン２６に対しコ
ネクタ５を差込むことによって、電線６を介して制′Ｉ
Ａ装置本体から各数値設定器ユニット２に対しチップセ
レクト信号を与えるようになされている。

他方、各数値設定器ユニット２内には、アップボタン２
１．ダウンボタン２３の押圧により作動するアップスイ
ッチ２１ａ、ダウンスイッチ２３ａが設けられ、これら
のスイッチの出力でプリセッタブル可逆カウンタ２７が
歩道制御され、その計数値がＢＣＤ／７セグメントデコ
ーダ・ドライバ２２ａを介して数値表示器２２に表示さ
れる。

また、数値設定器ユニット２内にあって、コネクタピン
２４とコネクタソケット２５との間には、これらを結ぶ
ようにしてデータバスラインＤＡＴＡ及びリードライト
ラインＲ／Ｗが配線されている。

また、入出力回路２８は、トライステートバッフ７等か
らなる切替回路で構成され、これを適宜に切替えること
によって、データバスラインＤＡＴＡ上の数値データを
、プリセッタブル可逆カウンタ２７にプリセットしたり
、あるいはプリセッタブル可逆カウンタ２７の計数値に
相当する数値データを、データバスラインＤＡＴＡ上に
読出したりすることが可能になされている。

入出力回路２８の切替動作は、リードライトコントロー
ル回路２９によって制御される。このリードライトコン
トロール回路２９では、ピン２６を介して入力されたチ
ップセレクト信号Ｃ８と、リードライトラインＲ／Ｗか
ら得られるリードライト信号とに基づいて、ライトパル
ス信号ＷＰ及びゲート信号Ｇを生成し、これらの信号に
基づいて入出力回路２８の切替制御及びプリセッタブル
可逆カウンタ２７に対する数値読込が行なわれる。

このような構成よりなる先の開発装置によれば、相隣接
する数値設定器ユニット２との間を、コネクタピン２４
及びコネクタソケット２５を介して互いに接続すれば、
各ユニット２内のデータバスラインＤＡＴＡ及びリード
ライトラインＲ／Ｗが芋蔓式に接続される結果、各ユニ
ットをマザーボード上のコネクタに差込むようにした従
来例のように、ユニット増設数に制限を受けることがな
くなるわけである。

しかしながら、このような先の開発装置にあっては、な
おも各ユニットケース２０，２０・・・に対し、個別に
電線６を介してチップセレクト信号Ｃ８を供給せねばな
らないため、ユニット数の増加とともに、制御装置本体
と数値設定装置との間における配線が複雑となるととも
に、配線誤りも生じ易い等の問題点があった。

（発明の目的） この発明の目的は、この種のユニット増設数に制限を受
けない新規な数値設定装置において、制御装置本体と数
値設定装置との間における一層の省配線を行なうことに
ある。

（発明の構成と効果） この発明は上記の目的を達成するために、隣接するユニ
ットとの電気的接続を行なう上流側及び下流側コネクタ
を有するケースと、 前記ケースの外表面に設けられたアップダウン用操作子
及び数値表示器と、 前記ケース内に設けられ、前記アップダウン用操作子の
操作で歩進され、そのカウント値が前記数値表示器に表
示されるプリセッタブル可逆カウンタと、 前記ケース内にあって、前記両コネクタ間を結ぶように
配線されたデータバスライン及びリードライト制御ライ
ンと、 前記ケース内にあって、その入力側が上流側コネクタに
、また出力側が下流側コネクタに接続された１段分のシ
フトレジスタ回路と、 前記シフトレジスタ回路の出力をユニットセレクト信号
として利用し、かつリードライト制御信号を利用して前
記プリセッタブル可逆カウンタとデータバスラインとの
間におけるデータ受渡しを制御する回路と、 を具備することを特徴とするものである。

このような構成によれば、相隣接する数値設定器ユニッ
ト間をユニット間コネクタを介して接続するだけで、多
段シフトレジスタが構成される結果、これに順次“１″
データをシフトさせることにより、各ユニット毎に格別
にチップセレクト信号を与えることなく、順次台ユニッ
トをセレクトすることができ、チップセレクト信号供給
用の電線が不要となることから、制御装置本体と数値設
定装置との間における省配線が可能となるわけである。

（実施例の説明） 第１図は本発明に係る数値設定器ユニットが採用された
新規な数値設定装置の全体を示す分解斜視図、第２図は
同装置の結合状態における内部回路を示す回路図、第３
図は制御装置本体と数値設定装置との間における信号や
り取りを示す模式的正面図、第４図は第２図における各
部の信号状態を示す波形図である。

なお、第１図及び第２図において、前記第５図及び第６
図の先の開発装置と同一構成部分については同符号を付
して説明は省略する。

第２図に示されるように、本実施例に係る数値設定器ユ
ニット２の特徴は、その内部に１段分のシフトレジスタ
回路として機能するＤ型フリップフロップ２０１を内蔵
し、その入力側を上流側コネクタに相当するコネクタピ
ン２４に、また出力側を下流側コネクタに相当するコネ
クタソケット２５に接続し、その出力をチップセレクト
信号Ｃ８としてリードライトコントロール回路２９へ与
えるようにしたものである。

なお、ここで１段分のシフトレジスタ回路と称する意味
は、当然にクロック信号ラインＧＫ及びプリセット信号
ラインＰＲを含むものである。

すなわち、各ユニット２内には、コネクタピン２４とコ
ネクタソケット２５との間を結ぶようにして、プリセッ
トラインＰＲ，ｆ−ｊよびクロックラインＧＫが配線さ
れている。

以上の構成よりなる数値設定器ユニット２によれば、第
１図に示されるように、制御装置本体と数値設定装置と
の間の配線は、フラットケーブル４だけで行なうことが
可能となり、すなわち従来装置のように、チップセレク
ト信号供給用の電線６が不要となって、著しい省配線が
可能となるのである。

一方、先の開発装置と同様にして、コネクタピン２４及
びコネクタソケット２５を介して隣接する数値設定器ユ
ニット２同士を連結すれば、第２図に示される如く、全
体として多段のシフトレジスタが構成される。

今仮に、各数値設定器ユニット２，２・・・から設定数
値を読出す場合を想定すると、第４図に示されるように
、制御装置本体６からまずプリセット信号ＰＲとして“
１′パルスを送出する。すると、各ユニット２内のＤ型
フリップフロップ２０１のＱ出力は金てｕ　Ｈ１１−１
にクリアされる。

その後、クロックＧＫの１周期分のみシフトデータとし
て゛ビ′を与えれば、順次各り型フリップフロップ２０
１のＱ出力としてクロック１周期分の′１′パルスが生
ずる。

従って、この゛ビ′パルスを第４図に示されるように、
チップセレクト信号ひＳＯ−σ３３とすれば、各チップ
セレクト期間に対応して、プリセッタブル可逆カウンタ
２７の数値データを、データバスラインＤＡＴＡ上に読
出すことができる。

一方、今仮に、各数値設定器ユニット２内のプリセッタ
ブル可逆カウンタ２７に対し、制御装置本体側から任意
の数値データをプリセットする場合を想定すると、この
場合にも第４図に示されるように同様な操作でチップセ
レクト信号σ９０〜Ｃ８３を発生させることができるか
ら、これらチップセレクト信号の後部エツジに対応して
、データバス上に数値データを送出してやれば、そのデ
ータをプリセッタブル可逆カウンタ２７へとプリセット
することができるわけである。

このように本実施例装置によれば、設定数値の桁数をい
かに増加させようとも、第３図に示されるように、制御
装置本体６と数値設定装置との間にあける信号ラインの
本数は一定であって、しかも各ユニット２毎に個別にチ
ップセレクト信号を与える必要がなく、従って先の開発
装置に比べ、著しい省配線が可能となり、配線ミス等も
未然に防止できるわけである。

【図面の簡単な説明】

第１図は本発明に係る数値設定器ユニットを使用した数
値設定装置全体の構成を示す分解斜視図、第２図は同装
置の接続状態における回路図、第３図は同装置と制御装
置本体との間における信号ラインを示す説明図、第４図
は第２図の各部にあける信号状態を示す波形図、第５図
は先の開発装置（未公開）の構成を示す分解斜視図、第
６図は同装置の接続状態における回路図である。 ２・・・・・・・・・数値設定器ユニット２１・・・・
・・アップボタン ２２・・・・・・数値表示器 ２３・・・・・・ダウンボタン ２４・・・・・・コネクタピン ２５・・・・・・コネクタソケット ２７・・・・・・プリセッタブル可逆カウンタ２８・・
・・・・入出力回路

Claims (1)

【特許請求の範囲】
1. （１）隣接するユニットとの電気的接続を行なう上流側
   及び下流側コネクタを有するケースと、前記ケースの外
   表面に設けられたアップダウン用操作子及び数値表示器
   と、 前記ケース内に設けられ、前記アップダウン用操作子の
   操作で歩進され、そのカウント値が前記数値表示器に表
   示されるプリセッタブル可逆カウンタと、 前記ケース内にあつて、前記両コネクタ間を結ぶように
   配線されたデータバスライン及びリードライト制御ライ
   ンと、 前記ケース内にあつて、その入力側が上流側コネクタに
   、また出力側が下流側コネクタに接続された１段分のシ
   フトレジスタ回路と、 前記シフトレジスタ回路の出力をユニットセレクト信号
   として利用し、かつリードライト制御信号を利用して前
   記プリセッタブル可逆カウンタとデータバスラインとの
   間におけるデータ受渡しを制御する回路と、 を具備することを特徴とする数値設定器ユニット。