JPS6330193Y2 - - Google Patents

Info

Publication number
JPS6330193Y2
JPS6330193Y2 JP1981082493U JP8249381U JPS6330193Y2 JP S6330193 Y2 JPS6330193 Y2 JP S6330193Y2 JP 1981082493 U JP1981082493 U JP 1981082493U JP 8249381 U JP8249381 U JP 8249381U JP S6330193 Y2 JPS6330193 Y2 JP S6330193Y2
Authority
JP
Japan
Prior art keywords
gate turn
thyristor
current balancing
thyristors
cooling fin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1981082493U
Other languages
English (en)
Other versions
JPS57195386U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1981082493U priority Critical patent/JPS6330193Y2/ja
Publication of JPS57195386U publication Critical patent/JPS57195386U/ja
Application granted granted Critical
Publication of JPS6330193Y2 publication Critical patent/JPS6330193Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Protection Of Static Devices (AREA)
  • Power Conversion In General (AREA)
  • Thyristor Switches And Gates (AREA)

Description

【考案の詳細な説明】 本考案は、ゲートターンオフサイリスタおよび
そのスパイク電圧を吸収するための付属回路を有
するゲートターンオフサイリスタの制御装置に関
する。
一般に、ゲートターンオフサイリスタの付属回
路として、ゲートターンオフサイリスタの非導通
時にアノードおよびカソード間に印加させるスパ
イク電圧を吸収するためのスナバ回路がこのゲー
トターンオフサイリスタを用いる場合には必要不
可欠である。
そして、ゲートターンオフサイリスタのアノー
ドおよびカソード間に接続するスナバ回路との配
線長が長くなると電線のインダクタンスが大きく
なり、その結果、ゲートターンオフサイリスタの
非導通時に発生するスパイク電圧がインダクタン
スにより上昇してゲートターンオフサイリスタの
アノードおよびカソード間に印加してゲートター
ンオフサイリスタが破壊される。特に、ゲートタ
ーンオフサイリスタを並列接続して使用する場合
は、著しく電線長がアンバランスになり、スパイ
ク電圧も上昇してゲートターンオフサイリスタの
破壊率も高くなる。このため、電線長を極力最短
にして、バランスを保つ必要がある。
第1図に並列接続したゲートターンオフサイリ
スタおよびその付属回路構成が示されている。
第1図において、プラス電源母線1およびマイ
ナス電源母線2間には3つのゲートターンオフサ
イリスタ3,4,5が並列接続されており、各ゲ
ートターンオフサイリスタ3,4,5が接続され
ている。また、両電源母線1,2間には、逆バイ
アス用ダイオード9と、直列配置されたスナバ用
ダイオード10およびスナバ用コンデンサ11と
が並列配置されており、さらに、スナバ用ダイオ
ード10と並列に前記スナバ用コンデンサ11に
充電した電荷を放出するための放電抵抗12が配
置されている。
従来、前述したような、ゲートターンオフサイ
リスタを用いた制御装置の部品配置として第2図
に示すようなものがあつた。第2図において、冷
却フイン13上のゲートターンオフサイリスタ
3,4,5の周辺には付属回路の部品であるフエ
ライトコア6,7,8、スナバ用ダイオード1
0、スナバ用コンデンサ11が平面的に配置され
ている。なお、符号14はゲートターンオフサイ
リスタ3,4,5のゲート線Gを接続する絶縁体
である。そして、ゲートターンオフサイリスタ
3,4,5の導通電流の能力を上げるには、スナ
バ回路の効果を高め、ゲートターンオフサイリス
タ3,4,5の非導通時のスパイク電圧をゲート
ターンオフサイリスタ3,4,5のアノードおよ
びカソード間に印加しないことが必要である。
そのため、スナバ用ダイオード10およびスナ
バ用コンデンサ11をゲートターンオフサイリス
タ3,4,5に最も近づけ、しかも、電流のバラ
ンスを取るため電流バランス用フエライトコアを
介してスナバ回路のループ長を短かくして電線の
インダクタンスを極力減少させる必要がある。そ
こで、第2図においてもゲートターンオフサイリ
スタ3,4,5の近くに付属回路部品を配置して
いるのである。
しかしながら、このような従来の制御装置で
は、各部品を平面的に配置しているため、ゲート
ターンオフサイリスタ3,4,5の近くに配置で
きる部品数が少なくまた配置面積も広くなる。そ
の結果、スナバ回路のループ長が長くなり、また
それぞれの電線長もアンバランスになり必然的に
インダクタンスが大きくなる。
したがつて、複数個のゲートターンオフサイリ
スタ3,4,5を並列接続して使用する場合は、
スナバ回路のループ長を短かくして電線長をバラ
ンスよくすることが不可能であつた。
本考案は、前述した従来のものにおける欠点を
除去し、配置面積を狭くし、また、スナバ回路の
ループ長を短かくするようにしたゲートターンオ
フサイリスタの制御装置を提供することを目的と
してなされたもので、複数のゲートターンオフサ
イリスタを共通の冷却フインに取付け、上記各電
流バランス用コアを、上記冷却フインに取付金具
により立設固定された一対の絶縁板にそれぞれ複
数個形成された窪み状の受け座内に嵌装させて該
一対の絶縁板間に挾持し、且つこの一対の絶縁板
を上記ゲートターンオフサイリスタ近くに配置
し、上記ゲートターンオフサイリスタの各カソー
ド線が上記電流バランス用コアにそれぞれ相反す
る方向から1本づつ通されて接続される絶縁体を
該電流バランス用コアに近づけて上記冷却フイン
に配置してカソード線を短かくしたものである。
以下、本考案を図面に示す一実施例により説明
する。第3図は電流バランス用コアとしてのフエ
ライトコアを立体配置した状態を示すものであ
り、フエライトコア6,7,8の複数個の窪み状
の受け座16,16…を備えた一対の絶縁板1
5,15が配設されており、両端面に損傷防止用
パツキン17,17を貼着されたフエライトコア
6,7,8がこのパツキン17,17を介して受
け座16,16内に嵌装され且つ両絶縁板15,
15間に挾持され、この絶縁板15は取付金具1
8により固定されるようになつている。
第4図は第3図のフエライトコア6,7,8の
立体配置を含む本考案の実施例であり、冷却フイ
ン13の一側にはゲートターンオフサイリスタ
3,4,5が整列配置され、これらのサイリスタ
3,4,5は冷却フイン13により発熱を押えら
れている。また、前記冷却フイン13には、第3
図に示したフエライトコア6,7,8の立体配置
がゲートターンオフサイリスタ3,4,5近くに
配置されて前記取付金具18により取付けられて
いる。
そして、前記冷却フイン13の上には、ゲート
ターンオフサイリスタ3,4,5のゲートおよび
カソードを中継するための絶縁体14がフエライ
トコア6,7,8に近づけて配設され、ゲートタ
ーンオフサイリスタ3,4,5のゲート線Gがこ
の絶縁体14に接続されている。また、ゲートタ
ーンオフサイリスタ3,4,5のカソード線Kが
第3図で組立てた電流バランス用フエライトコア
6,7,8にそれぞれ相反する方向から1本ずつ
通して絶縁体14に接続されている。さらに、冷
却フイン13上にはスナバ用ダイオード10が配
置され、また、カソード線Kがスナバ用コンデン
サ11のプラス側に接続されている。また、逆バ
イアス用ダイオード9が冷却フイン19に取付け
られており、この冷却フイン19は取付金具20
と共締めで冷却フイン13に固定されている。
そして、逆バイアス用ダイオード9のアノード
線Aおよびカソード線Kをそれぞれ絶縁体14の
カソード線Kおよび冷却フイン13に接続し、ス
ナバ用コンデンサ11のマイナス側を絶縁体14
のカソード線Kに接続する。
前述した構成によれば、電流バランス用コアが
立体配置されるから該フエライトコア6,7,8
の取付スペースが少なくてすみ、個々のユニツト
化が実現でき、しかも、これに伴いカソード線を
極力短かくすることができる。
以上説明したように、本考案に係るゲートター
ンオフサイリスタの制御装置は、一対の絶縁板の
受け座内に電流バランス用コアを嵌装させて該絶
縁板間に挾持させたことから、該電流バランス用
コアを強固に且つ立体的に保持できることとな
り、また、この絶縁板をゲートターンオフサイリ
スタ近くに配置するとともに、該ゲートターンオ
フサイリスタの各カソード線が接続される絶縁体
を上記電流バランス用コアに近づけて配置したこ
とから、カソード線が極力短かくなつてスナバ回
路のループ長を短かくできることとなり、その結
果、電線のインダクタンスが小さくなりゲートタ
ーンオフサイリスタが破壊されることがなくな
る。
また、ゲートターンオフサイリスタの各カソー
ド線を電流バランス用コアにそれぞれ相反する方
向から1本ずつ通したため、電線長のバランスが
よくなつて、ゲートターンオフサイリスタの非導
通時に発生するスパイク電圧が上昇することがな
くなり、ゲートターンオフサイリスタの破壊率が
低くなる。
【図面の簡単な説明】
第1図は並列接続したゲートターンオフサイリ
スタおよびスナバ回路の構成図、第2図は従来の
制御装置の説明図、第3図は本考案に用いられる
電流バランス用フエライトコアの配置図、第4図
は本考案に係るゲートターンオフサイリスタの制
御装置の実施例を示す説明図である。 3,4,5……ゲートターンオフサイリスタ、
6,7,8……電流バランス用コア、(フエライ
トコア)、13……冷却フイン、14……絶縁体、
15……絶縁板、16……受け座、18……取付
金具、A……アノード線、K……カソード線。

Claims (1)

    【実用新案登録請求の範囲】
  1. 複数のゲートターンオフサイリスタを並列接続
    し、その並列接続回路の共通アノードとカソード
    線を複数の電流バランス用コアを介して接続し、
    その接続点にスナバ回路を設けたゲートターンオ
    フサイリスタの制御装置において、上記複数のゲ
    ートターンオフサイリスタを共通の冷却フインに
    取付け、上記各電流バランス用コアを、上記冷却
    フインに取付金具により立設固定された一対の絶
    縁板にそれぞれ複数個形成された窪み状の受け座
    内に嵌装させて該一対の絶縁板間に挾持し、且つ
    この一対の絶縁板を上記ゲートターンオフサイリ
    スタ近くに配置し、上記ゲートターンオフサイリ
    スタの各カソード線が上記電流バランス用コアに
    それぞれ相反する方向から1本づつ通されて接続
    される絶縁体を該電流バランス用コアに近づけて
    上記冷却フインに配置したことを特徴とするゲー
    トターンオフサイリスタの制御装置。
JP1981082493U 1981-06-04 1981-06-04 Expired JPS6330193Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1981082493U JPS6330193Y2 (ja) 1981-06-04 1981-06-04

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1981082493U JPS6330193Y2 (ja) 1981-06-04 1981-06-04

Publications (2)

Publication Number Publication Date
JPS57195386U JPS57195386U (ja) 1982-12-10
JPS6330193Y2 true JPS6330193Y2 (ja) 1988-08-12

Family

ID=29877955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1981082493U Expired JPS6330193Y2 (ja) 1981-06-04 1981-06-04

Country Status (1)

Country Link
JP (1) JPS6330193Y2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55108708U (ja) * 1979-01-24 1980-07-30

Also Published As

Publication number Publication date
JPS57195386U (ja) 1982-12-10

Similar Documents

Publication Publication Date Title
JP3268081B2 (ja) 電力用半導体モジュール
US5132896A (en) Inverter unit with improved bus-plate configuration
JP3652934B2 (ja) 電力変換装置
US4015173A (en) Support for mounting the electronic components of a single phase unit for an inverter
US4612561A (en) Parallel-connected gate turn-off thyristors
CN109412431A (zh) 叠层铜排及三相大功率逆变器
JPH03285570A (ja) インバータ装置
JP2576552B2 (ja) インバータの素子配列
US3234451A (en) High power rectifier structure
JPH0719166Y2 (ja) 電力変換装置の素子取付構造
US2165055A (en) Dry rectifier plant
JP2003143868A (ja) インバータ装置
JP2019004582A (ja) 開閉モジュール用のコンデンサ基板ユニット、開閉モジュール、およびモータ駆動装置
JP3160442B2 (ja) インバータ装置
JP2616000B2 (ja) 平行配線による平形導体の接続装置
JPH03108749A (ja) 電力変換装置用トランジスタモジュール
JP3588431B2 (ja) 電力変換装置
GB1113616A (en) Solid state power rectifier assembly
JP2019004633A (ja) 電力変換装置
JPH0640741B2 (ja) スイッチング・レギュレータ用変圧器整流器組立体
JPH0832187B2 (ja) インバータ装置
JP2004289955A (ja) 電力変換装置
JP2021061692A (ja) 電力変換装置
JPS62174963A (ja) 電力変換装置の主回路
JP3358594B2 (ja) インバータ用母線電極板