JPS63305555A - パワー半導体デバイス - Google Patents
パワー半導体デバイスInfo
- Publication number
- JPS63305555A JPS63305555A JP63121662A JP12166288A JPS63305555A JP S63305555 A JPS63305555 A JP S63305555A JP 63121662 A JP63121662 A JP 63121662A JP 12166288 A JP12166288 A JP 12166288A JP S63305555 A JPS63305555 A JP S63305555A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- semiconductor substrate
- contact
- power semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/10—Containers or parts thereof
- H10W76/12—Containers or parts thereof characterised by their shape
- H10W76/13—Containers comprising a conductive base serving as an interconnection
- H10W76/138—Containers comprising a conductive base serving as an interconnection having another interconnection being formed by a cover plate parallel to the conductive base, e.g. sandwich type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、各電極が電極接続部を有しており、電極の少
なくとも１つが複数の重なり合った金属被覆層から構成
されまた加圧接触を施されている形式の、複数の電極を
備えた半導体基板を存するパワー半導体デバイスに関す
る。
なくとも１つが複数の重なり合った金属被覆層から構成
されまた加圧接触を施されている形式の、複数の電極を
備えた半導体基板を存するパワー半導体デバイスに関す
る。
この種のパワー半導体デバイスは、例えばドイツ連邦共
和国特許出願公開第２１２２４８７号明細書に記載され
ている。この場合各電極の少なくとも１つは半導体基板
と接触下にあるアルミニウム層からなっている。このア
ルミニウム層はその表面に銀層を備えており、これは加
圧下に電極接続部として作用する接触電極に接触する。
和国特許出願公開第２１２２４８７号明細書に記載され
ている。この場合各電極の少なくとも１つは半導体基板
と接触下にあるアルミニウム層からなっている。このア
ルミニウム層はその表面に銀層を備えており、これは加
圧下に電極接続部として作用する接触電極に接触する。
この銀層はアルミニウム層の酸化を防止し、接触電極に
対して良好な接触をもたらす。
対して良好な接触をもたらす。
この種のパワー半導体デバイスが、例えばニッケルめっ
きされた銅接触片から成っていてもよい加圧接触された
電極接続部を備え、また著しい負荷変動に曝される場合
、これはしばしばデバイスを故障させる原因となる。こ
の故障は以下のようにして現れる。すなわちニッケルめ
っきされた銅接触片がその外周縁部で半導体ウェハの電
極と溶接され、次の負荷変動でシリコンに亀裂を生じ、
これにより阻止能力が失われ、デバイスが焼きつくこと
になる。生じる温度変化が大きくなればなるほど、また
押圧力が高まれば高まるほど、この故障は頻繁に発生す
る。
きされた銅接触片から成っていてもよい加圧接触された
電極接続部を備え、また著しい負荷変動に曝される場合
、これはしばしばデバイスを故障させる原因となる。こ
の故障は以下のようにして現れる。すなわちニッケルめ
っきされた銅接触片がその外周縁部で半導体ウェハの電
極と溶接され、次の負荷変動でシリコンに亀裂を生じ、
これにより阻止能力が失われ、デバイスが焼きつくこと
になる。生じる温度変化が大きくなればなるほど、また
押圧力が高まれば高まるほど、この故障は頻繁に発生す
る。
〔発明が解決しようとする課題］
本発明の課題は、１ｉ橿接続部と電極とが溶接するのを
阻止し、また付加的に良好な横方向導電率を有する、加
圧接触を施された電極を備えたパワー半導体デバイスを
得ることにある。
阻止し、また付加的に良好な横方向導電率を有する、加
圧接触を施された電極を備えたパワー半導体デバイスを
得ることにある。
この課題は本発明によれば、金属被覆層が半導体基板と
は逆の側の表面にｗ４Ｎを配設されたチタン層であり、
銅層が少なくともチタン層の厚さを有しており、更にこ
の銅層上に少なくとも１つの他の金属被覆層が配設され
ていることにより解決される。
は逆の側の表面にｗ４Ｎを配設されたチタン層であり、
銅層が少なくともチタン層の厚さを有しており、更にこ
の銅層上に少なくとも１つの他の金属被覆層が配設され
ていることにより解決される。
本発明の他の実施態様は請求項２以下に記載ささている
。
。
モース硬さスケールで約２．５〜３の硬度を有する銅を
第２の金属被覆層として使用することにより、アルミニ
ウムから構成された電極とは異なり電路での材料移動（
［気泳動）は一層小さくなる。
第２の金属被覆層として使用することにより、アルミニ
ウムから構成された電極とは異なり電路での材料移動（
［気泳動）は一層小さくなる。
更に銅はアルミニウムより約１．６倍の高い導電率を有
する。
する。
半導体基板と銅層との間に配設されたチタン層は半導体
基板と銅層との間の拡散障壁として、また同時に接着ベ
ースとして作用する。チタンは更に、半導体基板内でド
ーピングとしては作用しないという利点を有する。
基板と銅層との間の拡散障壁として、また同時に接着ベ
ースとして作用する。チタンは更に、半導体基板内でド
ーピングとしては作用しないという利点を有する。
本発明の一実施態様では、半導体基板の表面とチタン層
との間に有利にはＯ，１μ翔までの薄いアルミニウム層
を配設する。この付加的なアルミニウム層は半導体基板
とｔｇＩとの間に良好なオーム接触を供給する。不所望
のショットキー接触はこれにより阻止される。この利点
を得るためには、半導体基板の表面にアルミニウムを拡
散又は合金接合することも可能である。
との間に有利にはＯ，１μ翔までの薄いアルミニウム層
を配設する。この付加的なアルミニウム層は半導体基板
とｔｇＩとの間に良好なオーム接触を供給する。不所望
のショットキー接触はこれにより阻止される。この利点
を得るためには、半導体基板の表面にアルミニウムを拡
散又は合金接合することも可能である。
ｒｌＢＭテクニカル・ディスクロージャＪ （ＩＢＭ
Ｔｅｃｈｎｉｃａｌ Ｄｉｓｃｌｏｓｕｒｅ ）会報
、第２９巻、第３号、１９８６年８月、第１３９５〜１
３９６頁には、銅をシリコン基板用の金属被覆層として
使用し得るこ・とが記載されている。しかしこの文献に
は拡散障壁としてタンタル、窒化チタン又は窒化ケイ素
が記載されているにすぎない、更にこの文献には、加圧
接触のためにパワー半導体デバイスにこの種の金属被覆
層を設は得ることもまた銅層がいかなる厚さを有すべき
かということも開示されていない。
Ｔｅｃｈｎｉｃａｌ Ｄｉｓｃｌｏｓｕｒｅ ）会報
、第２９巻、第３号、１９８６年８月、第１３９５〜１
３９６頁には、銅をシリコン基板用の金属被覆層として
使用し得るこ・とが記載されている。しかしこの文献に
は拡散障壁としてタンタル、窒化チタン又は窒化ケイ素
が記載されているにすぎない、更にこの文献には、加圧
接触のためにパワー半導体デバイスにこの種の金属被覆
層を設は得ることもまた銅層がいかなる厚さを有すべき
かということも開示されていない。
〔実施例〕
次に本発明を図面に基づき詳述する。
第１図はカプセル化及び加圧接触されたパワー半導体デ
バイスの横断面図である。このパワー半導体デバイスは
半導体基板１、例えばシリコン又はヒ化ガリウムから成
る半導体ウェハを有する。
バイスの横断面図である。このパワー半導体デバイスは
半導体基板１、例えばシリコン又はヒ化ガリウムから成
る半導体ウェハを有する。
加圧接触のため半導体基板１はその両表面に配設された
電極２．３を有する。これらの”Ｅ！ｉ２．３にはそれ
ぞれ接触電極４．５が加圧下に接触配置されている。こ
れらの接触電極４．５は半導体基板ｌ用の電極接続部を
構成する。この２つの接触電極４．５及びその間に存在
する電極２．３とともに半導体基板ｌは均圧フランジ７
を有する円筒状の絶縁ジャケット６で有利には気密な容
器にまとめられている。接触電極４と電極２との間並び
−に接触＠ＦＩｉ１５と電極３との間に接触を形成する
ために必要な加圧は、例えば接触電極をケーシング内で
ねじ締めするか、又は特殊な冷却体を設け、その中にパ
ワー半導体デバイス全体を張り込み、接触１１１Ｉｉ４
．５に圧力をかけることによって行う。
電極２．３を有する。これらの”Ｅ！ｉ２．３にはそれ
ぞれ接触電極４．５が加圧下に接触配置されている。こ
れらの接触電極４．５は半導体基板ｌ用の電極接続部を
構成する。この２つの接触電極４．５及びその間に存在
する電極２．３とともに半導体基板ｌは均圧フランジ７
を有する円筒状の絶縁ジャケット６で有利には気密な容
器にまとめられている。接触電極４と電極２との間並び
−に接触＠ＦＩｉ１５と電極３との間に接触を形成する
ために必要な加圧は、例えば接触電極をケーシング内で
ねじ締めするか、又は特殊な冷却体を設け、その中にパ
ワー半導体デバイス全体を張り込み、接触１１１Ｉｉ４
．５に圧力をかけることによって行う。
第２図は本発明による電極を備えているパワー半導体デ
バイスの部分断面図である。この場合半導体基板ｌの接
触予定範囲にｔｉ２が配置されている。この１ｉＢｉ２
は次の金属被Ｊ’ＷＪ！！から成る。すなわち半導体基
板ｌの接触予定範囲に接するチタン層８、その上のｇ４
ｊｉｉ９、銅層９上にあるチタン層１０及びこのチタン
［１０上の金層１１である。
バイスの部分断面図である。この場合半導体基板ｌの接
触予定範囲にｔｉ２が配置されている。この１ｉＢｉ２
は次の金属被Ｊ’ＷＪ！！から成る。すなわち半導体基
板ｌの接触予定範囲に接するチタン層８、その上のｇ４
ｊｉｉ９、銅層９上にあるチタン層１０及びこのチタン
［１０上の金層１１である。
これらの金属被ｉ層の厚さは本発明によれば以下の範囲
に維持すべきである。
に維持すべきである。
チタン層８：０．０５μｍ〜１μ亀
銅層９：ｌ〜１０μＩ
チタン層ｔｏ：ｏ、ｏ５〜１μ閉
金層１１ ： ０．１〜０．５μｍ
チタン層８が０．３μｍ、銅層９が４〜５μ７、−ｊ−
９７Ｊｆ！ｌ ｌ Ｏカ０．５． ａｍ マタ金ｒｆｊ
１１ ｈ’０．１ 、Ｉ／１１の厚さである場合が特に
有利である。
９７Ｊｆ！ｌ ｌ Ｏカ０．５． ａｍ マタ金ｒｆｊ
１１ ｈ’０．１ 、Ｉ／１１の厚さである場合が特に
有利である。
銅層９をチタンＩＷ８の１〜２００倍の厚さ、有利には
１０〜２０倍の厚さに、従って他の金属被覆層よりも厚
く選択することによって、電極２の良好な横方向導電性
が得られる。
１０〜２０倍の厚さに、従って他の金属被覆層よりも厚
く選択することによって、電極２の良好な横方向導電性
が得られる。
チタンｒｆｊ８．１０は半導体基板ｌの材料、例えはシ
リコンに対し又は金Ｎ１１に対し銅拡散障壁として作用
する。銅層９上に施されたチタン層Ｏ（これはその上に
金層１１を有する）は、ＭＡＩＩ９の銅表面が酸化しま
たそれにより接触力が劣化するのを阻止する。チタン層
８は更にその上に施されている銅層９に対する良好な接
着ベースとして作用するという利点を有する。
リコンに対し又は金Ｎ１１に対し銅拡散障壁として作用
する。銅層９上に施されたチタン層Ｏ（これはその上に
金層１１を有する）は、ＭＡＩＩ９の銅表面が酸化しま
たそれにより接触力が劣化するのを阻止する。チタン層
８は更にその上に施されている銅層９に対する良好な接
着ベースとして作用するという利点を有する。
これらの金属被覆層８．９．１０及び１１は例えば蒸着
又はスパッタリングにより半導体基板に施される。チタ
ン−シリコンケイ化物の形成は化成ガス又は水素ガス中
で約４００°Ｃで行われる。
又はスパッタリングにより半導体基板に施される。チタ
ン−シリコンケイ化物の形成は化成ガス又は水素ガス中
で約４００°Ｃで行われる。
第３８）図は加圧接触に適した電極を示すものであるが
、この電極は半導体基板１の加圧接触のための予定範囲
に設置される。半導体基板１のこの範囲は例えばｐ型ド
ープを施されている。この範囲の縁部に更に−１１強力
なｐ型ドープを施すために、従って半導体基板１と電極
２との間に良好なオーム接触を保証するために、例えば
半導体基板ｌのこの範囲の表面にアルミニウムを拡散接
合又は合金接合することも可能である０例えばこの１０
０ｎ−の薄い厚さのアルミニウムドープを施された領域
によって半導体基板のこの範囲の縁部に更に一層強力な
ｐ型ドープが得られる。これにより不所望のシロットキ
ー接触は回避される。従って半導体基板１と電極２との
間に良好なオーム接触が生じる。金属被覆層８．９．１
０．１１は第２図のそれに相当する。
、この電極は半導体基板１の加圧接触のための予定範囲
に設置される。半導体基板１のこの範囲は例えばｐ型ド
ープを施されている。この範囲の縁部に更に−１１強力
なｐ型ドープを施すために、従って半導体基板１と電極
２との間に良好なオーム接触を保証するために、例えば
半導体基板ｌのこの範囲の表面にアルミニウムを拡散接
合又は合金接合することも可能である０例えばこの１０
０ｎ−の薄い厚さのアルミニウムドープを施された領域
によって半導体基板のこの範囲の縁部に更に一層強力な
ｐ型ドープが得られる。これにより不所望のシロットキ
ー接触は回避される。従って半導体基板１と電極２との
間に良好なオーム接触が生じる。金属被覆層８．９．１
０．１１は第２図のそれに相当する。
半導体基板ｌとチタン層８との間に、有利には厚さ０．
１１Ｉｍ（第３ｂ）図参照）のアルミニウム層２０を配
設することもできる。この付加的なアルミニウムｌ１１
２０によって同様に良好なオームＩＭが半導体基板１と
電極２との間に得られる。すでに説明した符号は第３ｂ
）図の相当部分にもそのまま使用されている。
１１Ｉｍ（第３ｂ）図参照）のアルミニウム層２０を配
設することもできる。この付加的なアルミニウムｌ１１
２０によって同様に良好なオームＩＭが半導体基板１と
電極２との間に得られる。すでに説明した符号は第３ｂ
）図の相当部分にもそのまま使用されている。
第４図には例えばサイリスタの部分断面図が示されてい
る。このサイリスクは少なくとも１個の電極を加圧接触
のために有している。第４図においてゲート＠ｉ＋２と
接続されたベース領域は１３で表す、このベース領域１
３に隣接するエミッタ領域１４は本発明による１！１極
及び第２ｒｆ！Ｊ及び第３図との関連において記載した
金属被覆層と接続されている。第４図における横断面図
が示すように、半導体基板１のエミッタ領域１４は半導
体基板１の表面で島状に分割されている。このエミッタ
領域１４はベース領域１３の接触表面に比べて高い箇所
に存在する。ベース領域１３用の電極１２が金属被覆層
８．９．１０．１１によって構成されている電極よりも
厚くない場合、エミッタ領域１４の電極は接触電極と加
圧接触可能である。
る。このサイリスクは少なくとも１個の電極を加圧接触
のために有している。第４図においてゲート＠ｉ＋２と
接続されたベース領域は１３で表す、このベース領域１
３に隣接するエミッタ領域１４は本発明による１！１極
及び第２ｒｆ！Ｊ及び第３図との関連において記載した
金属被覆層と接続されている。第４図における横断面図
が示すように、半導体基板１のエミッタ領域１４は半導
体基板１の表面で島状に分割されている。このエミッタ
領域１４はベース領域１３の接触表面に比べて高い箇所
に存在する。ベース領域１３用の電極１２が金属被覆層
８．９．１０．１１によって構成されている電極よりも
厚くない場合、エミッタ領域１４の電極は接触電極と加
圧接触可能である。
この接触電極は第４図では１５で示されており、加圧下
に島状のエミッタ領域上に存在する。ベース領域１３用
の電極１２はゲート接触部１６と例えばろう又はボンド
により接続されている。
に島状のエミッタ領域上に存在する。ベース領域１３用
の電極１２はゲート接触部１６と例えばろう又はボンド
により接続されている。
第５図には本発明の一実施態様がサイリスクの部分断面
図で示されている。サイリスタのこの断面図は第４図の
部分断面図に相応するものである。
図で示されている。サイリスタのこの断面図は第４図の
部分断面図に相応するものである。
第４図とは異なりベース領域１３の電極及びエミッタ領
域１４の電極は同じ金属被覆層から成る。
域１４の電極は同じ金属被覆層から成る。
このことはベース領域１３用のｔ橿及びエミ７り領域１
４の電極を製造するために同じ製造工程を使用し得ると
いう利点をもたらす、全半導体基板１上に個々の金属被
覆層を施した後、この金属被覆層をエツチングマスクを
用いて破線１７に応じて再び除去することにより、エミ
ッタ領域１４の電極とベース領域１３の電極との間に短
絡が生じるのを阻止する。
４の電極を製造するために同じ製造工程を使用し得ると
いう利点をもたらす、全半導体基板１上に個々の金属被
覆層を施した後、この金属被覆層をエツチングマスクを
用いて破線１７に応じて再び除去することにより、エミ
ッタ領域１４の電極とベース領域１３の電極との間に短
絡が生じるのを阻止する。
第５図に示した１ｉ掻は、チタン層１０上にニッケル層
１８及びその上に更に金層１９が配設されていることに
よって、先に記載した本発明による電極とは相違する。
１８及びその上に更に金層１９が配設されていることに
よって、先に記載した本発明による電極とは相違する。
この場合ニッケル層１日の厚さはＯ，］〜ｌＩｍであり
、金層１９の厚さは０．１〜０．５μｍである。この電
極構造体は付加的に本発明による特徴の他に更にボンド
接合性及びろう付は性が良好であるという利点を有する
。
、金層１９の厚さは０．１〜０．５μｍである。この電
極構造体は付加的に本発明による特徴の他に更にボンド
接合性及びろう付は性が良好であるという利点を有する
。
従来公知の電極装置とは異なり本発明による電極構造体
は一層薄い厚さを有する。これは化学的エツチングに際
してアンダーカットが少なくてすむ、従ってプラズマエ
ツチングで従来公知の電極の場合におけるよりも速い腐
食速度を得ることができる。
は一層薄い厚さを有する。これは化学的エツチングに際
してアンダーカットが少なくてすむ、従ってプラズマエ
ツチングで従来公知の電極の場合におけるよりも速い腐
食速度を得ることができる。
接触電極、すなわち半導体基板上に設置された電極に対
する対向片は銀めっきされた銅又はニッケルめっきされ
た銅から成っていてもよい。ｉ艮めっきされたアルミニ
ウム接触電極或はニッケル又は恨めつきされたモリブデ
ン接触電極もまったく同じ良好さで使用することができ
る。
する対向片は銀めっきされた銅又はニッケルめっきされ
た銅から成っていてもよい。ｉ艮めっきされたアルミニ
ウム接触電極或はニッケル又は恨めつきされたモリブデ
ン接触電極もまったく同じ良好さで使用することができ
る。
第１図は加圧接触されたパワー半導体デバイスの断面図
、 第２図は本発明による電極を有するパワー半導体デバイ
スの部分断面図、 第３ａ）図は本発明による電極を有するアルミニウムを
拡散接合されたパワー半導体デバイスの部分断面図、 第３ｂ）図は半導体基板とチタン層との間にアルミニウ
ム層が配設されている加圧接触されたパワー半導体デバ
イスの部分断面図、 第４図は本発明による電極を存するサイリスクの部分断
面図、 第５図は本発明による電極を存する他のサイリスクの部
分断面図である。 ｌ・・・半導体基板 ２．３・・・電極 ４．５・・・接触電極 ６・・・絶縁ジャケット ７・・・均圧フランジ ８・・・チタン層 ９・・・ＵＡ層 １０・・・チタン層 １１・・・金層 １２・・・ゲート電極 １３・・・ベース領域 １４・・・エミッタ領域 １５・・・接触１！橿 １６・・・ゲート接続部 １７・・・エツチング可能な範囲 １８・・・ニッケル層 １９・・・金層 ２０・・・アルミニウム層 ＦＩｏ ４ ＦＩＧ ５
、 第２図は本発明による電極を有するパワー半導体デバイ
スの部分断面図、 第３ａ）図は本発明による電極を有するアルミニウムを
拡散接合されたパワー半導体デバイスの部分断面図、 第３ｂ）図は半導体基板とチタン層との間にアルミニウ
ム層が配設されている加圧接触されたパワー半導体デバ
イスの部分断面図、 第４図は本発明による電極を存するサイリスクの部分断
面図、 第５図は本発明による電極を存する他のサイリスクの部
分断面図である。 ｌ・・・半導体基板 ２．３・・・電極 ４．５・・・接触電極 ６・・・絶縁ジャケット ７・・・均圧フランジ ８・・・チタン層 ９・・・ＵＡ層 １０・・・チタン層 １１・・・金層 １２・・・ゲート電極 １３・・・ベース領域 １４・・・エミッタ領域 １５・・・接触１！橿 １６・・・ゲート接続部 １７・・・エツチング可能な範囲 １８・・・ニッケル層 １９・・・金層 ２０・・・アルミニウム層 ＦＩｏ ４ ＦＩＧ ５
Claims (1)
- 【特許請求の範囲】 １）各電極が電極接続部を有しており、電極の少なくと
も１つが複数の重なり合った金属被覆層から構成されま
た加圧接触を施されている形式の複数の電極を備えた半
導体基板を有するパワー半導体デバイスにおいて、前記
の金属被覆層が半導体基板（１）とは逆の側の表面に銅
層（９）を配設されたチタン層（８）であり、この銅層
（９）が少なくともチタン層（８）の厚さを有しており
、またこの銅層上に少なくとも１つの他の金属被覆層（
１０、１１）が配設されていることを特徴とするパワー
半導体デバイス。 ２）その上に金層（１１）を有するチタン層（１０）が
銅層（９）上に配設されていることを特徴とする請求項
１記載のパワー半導体デバイス。 ３）その上にニッケル層（１８）をまた更にその上に金
層（１９）を有するチタン層（１０）が銅層（９）上に
配設されていることを特徴とする請求項１記載のパワー
半導体デバイス。 ４）銅層（９）がチタン層（８）の１０倍から２０倍の
厚さを有することを特徴とする請求項１ないし３の１つ
に記載のパワー半導体デバイス。 ５）電極と接触している半導体基板（１）の範囲がｐ型
ドープを施されており、第１の金属被覆層（８）と半導
体基板（１）との間でこの範囲内にドーピング物質の濃
度を高めるためアルミニウムが拡散又は合金接合されて
いることを特徴とする請求項１ないし４の１つに記載の
パワー半導体デバイス。 ６）半導体基板（１）の表面とチタン層（８）との間に
アルミニウム層（２０）が配設されていることを特徴と
する請求項１ないし５の１つに記載のパワー半導体デバ
イス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3717161 | 1987-05-21 | ||
| DE3717161.5 | 1987-05-21 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63305555A true JPS63305555A (ja) | 1988-12-13 |
Family
ID=6328101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63121662A Pending JPS63305555A (ja) | 1987-05-21 | 1988-05-18 | パワー半導体デバイス |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4953003A (ja) |
| EP (1) | EP0292015A1 (ja) |
| JP (1) | JPS63305555A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6020640A (en) * | 1996-12-19 | 2000-02-01 | Texas Instruments Incorporated | Thick plated interconnect and associated auxillary interconnect |
| EP2284605A3 (en) | 1999-02-23 | 2017-10-18 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device and fabrication method thereof |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA804799A (en) * | 1969-01-21 | Kuhrt Friedrich | Contact member for semiconductor device having pressure contact | |
| FR46712E (fr) | 1935-11-13 | 1936-08-10 | Gardy Sa | Indicateur de défaut d'isolement pour lignes aériennes |
| NL291606A (ja) * | 1962-04-18 | |||
| NL159822B (nl) * | 1969-01-02 | 1979-03-15 | Philips Nv | Halfgeleiderinrichting. |
| DE2122487A1 (de) * | 1971-05-06 | 1972-11-16 | Siemens AG, 1000 Berlin u. 8000 München | Halbleiterbauelement mit Aluminiumkontakt |
| US3885243A (en) * | 1971-06-25 | 1975-05-20 | Bbc Brown Boveri & Cie | Semiconductor device |
| DE2359787A1 (de) * | 1973-11-30 | 1975-06-12 | Siemens Ag | Halbleiterbauelement |
| US3961350A (en) * | 1974-11-04 | 1976-06-01 | Hewlett-Packard Company | Method and chip configuration of high temperature pressure contact packaging of Schottky barrier diodes |
| US4035831A (en) * | 1975-04-17 | 1977-07-12 | Agency Of Industrial Science & Technology | Radial emitter pressure contact type semiconductor devices |
| DE2642721A1 (de) * | 1976-09-23 | 1978-04-06 | Bosch Gmbh Robert | Halbleiterbauelement |
| US4408216A (en) * | 1978-06-02 | 1983-10-04 | International Rectifier Corporation | Schottky device and method of manufacture using palladium and platinum intermetallic alloys and titanium barrier for low reverse leakage over wide temperature range |
| JPS55160437A (en) * | 1979-05-31 | 1980-12-13 | Hitachi Ltd | Semiconductor device |
| US4305087A (en) * | 1979-06-29 | 1981-12-08 | International Rectifier Corporation | Stud-mounted pressure assembled semiconductor device |
| US4300149A (en) * | 1979-09-04 | 1981-11-10 | International Business Machines Corporation | Gold-tantalum-titanium/tungsten alloy contact for semiconductor devices and having a gold/tantalum intermetallic barrier region intermediate the gold and alloy elements |
| JPS5678130A (en) * | 1979-11-30 | 1981-06-26 | Hitachi Ltd | Semiconductor device and its manufacture |
| US4505029A (en) * | 1981-03-23 | 1985-03-19 | General Electric Company | Semiconductor device with built-up low resistance contact |
| JPS586143A (ja) * | 1981-07-02 | 1983-01-13 | Matsushita Electronics Corp | 半導体装置 |
| JPS58153340A (ja) * | 1982-03-05 | 1983-09-12 | Hitachi Ltd | 半導体装置 |
| DE3232168A1 (de) * | 1982-08-30 | 1984-03-01 | Siemens AG, 1000 Berlin und 8000 München | Halbleiterbauelement mit druckkontakt |
| JPS5992537A (ja) * | 1982-11-19 | 1984-05-28 | Hitachi Ltd | 半導体装置 |
| JPS59121871A (ja) * | 1982-12-28 | 1984-07-14 | Toshiba Corp | 半導体装置 |
| US4885630A (en) * | 1986-10-27 | 1989-12-05 | Electric Power Research Institute | High power multi-layer semiconductive switching device having multiple parallel contacts with improved forward voltage drop |
-
1988
- 1988-05-13 US US07/193,989 patent/US4953003A/en not_active Expired - Fee Related
- 1988-05-18 JP JP63121662A patent/JPS63305555A/ja active Pending
- 1988-05-20 EP EP19880108162 patent/EP0292015A1/de not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| US4953003A (en) | 1990-08-28 |
| EP0292015A1 (de) | 1988-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3633076A (en) | Three layer metallic contact strip at a semiconductor structural component | |
| US3461357A (en) | Multilevel terminal metallurgy for semiconductor devices | |
| US3822467A (en) | Method of manufacturing a semiconductor device having a pattern of conductors and device manufactured by using said method | |
| US5901901A (en) | Semiconductor assembly with solder material layer and method for soldering the semiconductor assemly | |
| US2973466A (en) | Semiconductor contact | |
| US4098921A (en) | Tantalum-gallium arsenide schottky barrier semiconductor device | |
| US4078963A (en) | Method of manufacturing a semiconductor device, having a pattern of conductors on a supporting body | |
| GB1053069A (ja) | ||
| US3654526A (en) | Metallization system for semiconductors | |
| US4042951A (en) | Gold-germanium alloy contacts for a semiconductor device | |
| US3601666A (en) | Titanium tungsten-gold contacts for semiconductor devices | |
| JPS6190445A (ja) | 半導体装置 | |
| EP0239833B1 (en) | Integrated circuit device with an improved interconnection line | |
| US3746944A (en) | Contact members for silicon semiconductor devices | |
| US3840982A (en) | Contacts for semiconductor devices, particularly integrated circuits, and methods of making the same | |
| US3714520A (en) | High temperature low ohmic contact to silicon | |
| US3942244A (en) | Semiconductor element | |
| US3365628A (en) | Metallic contacts for semiconductor devices | |
| JPS60176281A (ja) | ショットキ障壁ダイオードの製造方法 | |
| US4953003A (en) | Power semiconductor device | |
| US4885630A (en) | High power multi-layer semiconductive switching device having multiple parallel contacts with improved forward voltage drop | |
| EP0266093B1 (en) | Process of making a high power multi-layer semiconductive switching device with multiple parallel contacts | |
| JP2950285B2 (ja) | 半導体素子及びその電極の形成方法 | |
| JPS6211793B2 (ja) | ||
| JPH0677467A (ja) | ショットキバリア半導体装置 |