JPS63308381A

JPS63308381A - 電荷転送素子

Info

Publication number: JPS63308381A
Application number: JP14580887A
Authority: JP
Inventors: Yasuyoshi Oomori; 大森　靖泰; Yoshiaki Matsushita; 松下　良昭
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1987-06-10
Filing date: 1987-06-10
Publication date: 1988-12-15

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］この発明は、磁気記録再生装置で用いられるＣ　ＣＤ　
　（Ｃｈａｒｇｅ　Ｃｏｕｐｌｅｄ　Ｄｅｖｉｃｅ）等
の電荷転送素子に関するものである。

［従来の技術］一般に、この種素子、たとえばＣＯＤは基本的には第２
図（Ａ）に示すように半導体基板（ｉｏｏ）の主面に絶
縁膜（１１）を介して電極（１）を形成してなるＭＯＳ
キャパシタにより構成されている。′Ｎ、極（１）に電
圧を印加すると、上記絶縁膜（１１）との境界面近傍の
半導体基板（ｉｏｏ）内に空乏層（１０１）が形成され
、これが少数キャリアに対してエネルギー準位の低い電
位、すなわち第２図（Ｂ）に示す電位の井戸（Ｐｏｔｅ
ｎｔｉａｌ　Ｗｅｌｌ）　（１４）となる、この電位の
井戸（１４）に信号電荷ｅが注入されれば、この電荷ｅ
が一時的に井戸（１４）に蓄積され記憶されることにな
る。

ＣＯＤにおける電荷転送のためのシフトレジスタは、こ
の原理を応用したものであり、第３図に示すようにＭＯ
Ｓキャパシタのユニットを近接して複数個（所定の遅延
時間を得るだけの個数）配列した構成になっている。電
極（１）に正電位を印加したＭＯＳキャパシタには電位
の井戸（１４）ができ、電荷ｅが蓄積されるから、この
正電位を隣接する電極（１）に順次印加してやれば、第
３図（Ａ）の状態から第３図（Ｂ）の状態のようにある
ＭＯＳキャパシタから隣のＭＯＳキャパシタへと順次信
号電荷ｅを移動させることができる０通常は電極（１）
に印加する転送用の電位として、２相のクロックパルス
φｌ　、φ２が用いられる。

され、このシフトレジスタにより転送された信号電荷ｅ
を電圧の信号に変換する出力部では、シフトレジスタ最
終段のＭＯＳキャパシタに隣接した浮遊拡散層（キャパ
シタ）に転送された電荷ｅを注入して、この浮遊拡散層
（キャパシタ）の電圧降下をＭＯＳ）ランジスタのソー
スフォロワ回路のバッファを介して出力するようになっ
ている。

このようなＣＯＤを磁気記録再生装置の映像信号の遅延
素子として用いる場合、クロック周波数φ１　、φＬは
、転送する信号（たとえば映像信号）の占有周波数帯域
の上限値の２倍以上のある値に設定される。前記シフト
レジスタの段数Ｎ（ＭＯＳキーヤパシタの個数）は、所
望の遅延時間でとクロック周波数ｒｃｔにとにより１次
のように決定される。　　　Ｎ＝τＸ　ｆｃＬ＆［発明
が解決しようとする問題点］ところで、磁気記録再生装置の信号処理部において、映
像信号の遅延時間をあるモード毎にＩＨと２Ｈ（Ｈは水
平走査時間を示す）に切換えたい場合に、従来では、１
つのＣＣＤで２種類のクロック周波数を使い分けるか、
あるいはそれぞれＩＨ遅延量の２個のＣＯＤを用意し、
たとえば２Ｈ遅延の時は直列接続する等の方法があった
。

しかし、前者では、クロック周波数が低すぎると、信号
の帯域がとれなくなり、クロック周波数を高く設定する
場合でも、素子の性能上限界があり、実装化が困難な場
合があった。また後者では、コストが高くなることや、
構成が複雑になるという問題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、単体の構造で、２種類以上の遅延時間を得る
ことができ、使い勝手の良い電荷転送素子を提供するこ
とを目的とする。

［問題点を解決するための手段］この発明に係る電荷転送素子は、一導電形半導体基板に
設定されて信号電荷を転送させるための複数のシフトレ
ジスタ部のそれぞれに対応して信号電荷を電圧の信号に
変換する複数の浮遊拡散層および電圧信号出力用のソー
スフォロワ回路を上記半導体基板に設け、次段のシフト
レジスタ部に対しては上記ソースフォロワ回路の出力が
入力信号として印加されるように構成したものである。

［作用］この発明においては、入力された信号電荷は、シフトレ
ジスタ部で転送されてその終段でソースフォロワ回路に
より電圧信号として取り出される一方、順次次段側のシ
フトレジスタ部にも転入されてこのシフトレジスタ部の
終段のソースフォロワ回・路で電圧信号として取り出さ
れる。

［発明の実施例］、以下、この発明の一実施例を図面にしたがって説明す
る。

第１図はこの発明に係る電荷転送素子をＣＣＤに適用し
た例を示すものである。同図において、（１）は電荷転
送用の複数の電極、（２）。

（３）はそれぞれ第１および第２の浮遊拡散層（キャパ
シタ）　、　（４）　　、　（５）はそれぞれ第１およ
び第２のＭＯＳトランジスタ、（１３）　　、　（７）
は第１および第２のＭＯＳ）ランジスタ（４）　　、　
（５）の各ソースとアース間に介挿された第１および第
２のソース抵抗体である。（８）は入力端子、（９）。

（ｌＯ）はそれぞれ第１および第２の出力端子である。

　（１１）はＳｉ咀等からなる絶ｌ＆膜、（１２）　、
　（１３）はそれぞれ第１および第２のシフトレジスタ
部である。

上記電極（１）は、たとえばＰ形シリコン基板（１００
）上に絶縁膜（１１）を介して形成されており、上記基
板（１００）に設けられた入力端子（８）から第１の出
力端子（９）までの間でＮ個、入力端子（８）から第２
の出力端子（１０）までの間でＭ個となるように配列さ
れている。第１および第２の浮遊拡散層（２）　　、　
（３）はそれぞれ第１および第２のシフトレジスタ部（
１２）　、　（１３）の最終段のＭＯＳキャパシタに隣
接する位置で上記基板（１００）内に形成されており、
各シフトレジスタ部（１２）　、　（１３）で転送され
た信号電荷が注入された際に電圧降下を生じるものであ
る。

上記第１のＭＯＳ）ランジスタ４と第１のソース抵抗体
（６）とにより、上記第１の浮遊拡散層（２）での電圧
降下を第１の出力端子（９）に電圧信号として取り出す
第１のソースフォロワ回路（１５）が構成されており、
この第１のソースフォロワ回路（１５）は、電圧信号を
第２のシフトレジスタ部（１３）に対しても転入させる
ように設定されている。また、上記第２のＭＯＳトラン
ジスタ（５）と第２のソース抵抗体（７）とにより、上
記第２の浮遊拡散層（２）の電圧降下を第２の出力端子
（９）に取り出す第２のソースフォロワ回路（１６）が
構成されている。

つぎに、上記構成の動作について説明する。

入力端子（８）から注入された信号電荷は電極（１）に
、たとえば２相のクロックパルスφ１　、φ２を印加す
ることにより第１のシフトレジスタ部（１２）を順次転
送されることは前述のとおりである。

電位の井戸によって順次、転送チャネルを転送された電
荷は、第１の浮遊拡散層（２）に流入する。この流入し
た電荷量ΔＱの信号電荷は■＝ΔＱ／Ｃだけキャパシタ
の電圧を変化させる。この電圧が第１のソースフォロワ
回路（１５）のゲートに与えられ、ソース抵抗体（８）
に流れる電流が変化するため、このソース抵抗体（６）
の両端電位が電圧信号として第１の出力端子（８）より
出力される。さらに、上記第１のソースフォロワ回路（
１５）からの電圧信号は電荷として第２のシフトレジス
タ部（１３）に印加されて転送されるので、第２の浮遊
拡散層（３）および第２のソースフォロワ回路（１６）
を経て第２の出力端子（１０）にも出力される。

たとえば、第１の出力端子（９）の信号がＩＨ遅延で、
第２の出力端子（ｌＯ）信号が２Ｈ遅延の信号であれば
、外部回路の工夫により、任意に両者を使い分けること
ができる。すなわち、単体の素子構造で、２種の遅延時
間を容易に得ることができ、低コスト化や実装化に対応
しやすくなる。

勿論、シフトレジスタ部（１２）　、　（１３）、浮遊
拡散層（２）　　、　（３）およびソースフォロワ回路
（１５）　。

（１６）等の数は任意に増数することができる。

［発明の効果］以上のようにこの発明によれば、１つの一導電性半導体
基板に、複数のシフトレジスタ部、浮遊拡散層およびソ
ースフォロワ回路等を設けて、あるシフトレジスタ部で
転送された信号電荷を取り出すとともに、次段のシフト
レジスタ部に転入させるように構成したから、複数の素
子を直列接続したり、電極への印加電圧周波数を使い分
けたりする面倒な方法に依ることなく、複数の異なる遅
延時間を容易に設定できる安価な電荷転送素子を得るこ
とができる。

【図面の簡単な説明】

第１図はこの発明に係る電荷転送素子を適用したＣＯＤ
の一例を示す構成図、第２図（Ａ）。（Ｂ）はそれぞれＣＯＤの基本構成であるＭＯＳキャパ
シタの構造図およびＭＯＳキャパシタに電荷が注入され
た際の電位の井戸の説明図、第３図（Ａ）　　、　（Ｂ
）はそれぞれＭＯＳキャパシタを応用したシフトレジス
タにおいて、電位の井戸の転送状態の説明図である。（１）・・・電極、（２）　、　（３）・・・浮遊拡散
層、（１１）・・・絶縁膜、（１２）　、　（１３）・
・・シフトレジスタ部、（１５）　。（１６）・・・ソースフォロワ回路、（１００）・・・
一導電形半導体基板。なお、図中、同一符号は同一もしくは相当部分を示す。

Claims

【特許請求の範囲】

（１）一導電形半導体基板と、この半導体基板の主面に
絶縁膜を介して形成されるとともに、一方向へ沿って複
数の領域毎に複数個づつ並設された電極と、上記各領域
毎に設定されて上記電極の並設方向へ信号電荷を転送さ
せるための複数のシフトレジスタ部と、これらシフトレ
ジスタ部の各終段隣接位置で上記半導体基板に形成され
てそれぞれのシフトレジスタ部で転送された電荷が注入
された際に電圧降下を生起させる複数の浮遊拡散層と、
これら浮遊拡散層に対応して上記半導体基板に形成され
て、各浮遊拡散層での電圧降下を電圧信号として外部に
出力させるとともに、次段のシフトレジスタ部に対して
は信号電荷として入力させる複数のソースフォロワ回路
とを具備したことを特徴とする電荷転送素子。