JPS63309027A - 電流源回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は電流源回路、特にＭＯＳ型電界効果トランジス
タで定電流を発生する電流源回路に関するものである。

従来の技術 ＭＯＳ型電界効果トランジスタを用いた定電流源回路は
、種々の目的で用いられている。それらの−従来例とし
てセグメント電流方式Ｄ／Ａ変換器における定電流源群
の例を第６図に示す。１０１゜１０２．１０３，１０４
，１０５，１０６，１０７は定電流発生用の等サイズの
ＮチャネルＭＯ５型電界効果トランジスタであり、上記
トランジスタのソース１１．１２，１３，１４，１５，
１６゜１７は、配線２０１．２０２．２０３．２０４　
。

２０５．２０６．２０７を介して接地端子１につながっ
ている。端子４は上記トランジスタへのゲートバイアス
電位供給端子である。上記トランジスタはスイッチング
部分３ｏ００を介して第１の出力端子４０１および第２
の出力端子４０２に接続されている。スイッチング部分
３０００は、電流経路切換え用の７対すなわち１４個の
ＮチャネルＭＯ５型電界効果トランジスタで構成され、
トランジスタ３０１１と３０１２のゲート・ソース間電
圧を制御することによりトランジスタ１０１に流れる電
流の経路を出力端子４０１と４０２のいずれか一方に決
定し、同様に、各トランジスタ対、３０２１−３０２２
．３０３１−３０３２　。

３０４１−３０４２．３０５１−３０５２　。

３ｏ６１・３０６２，３０γ１・３ｏ７２はそれぞれ、
トランジスタ１０２，１０３，１０４゜１０５．１０６
．１０７に流れる電流の経路を切換える。

以上のように構成された従来の定電流源群を用いたセグ
メント電流方式Ｄ／ム変換器においては、入力ディジタ
ル信号をデコードして得られる信号をスイッチング部分
３０００へ与えることにょシ、出力端子４０１，４０２
から流れ込む電流量を制御する。

発明が解決しようとする問題点 しかしながら上記のような構成では、各定電流発生用ト
ランジスタ１０１．１０２，１０３゜１０４．１０６．
１０６．１ｏアのソース１１　。

１２．１３，１４，１５，１６，１アと接地端子１を接
続する配線２０１．２０２．２０３．２０４゜２０５．
２０６．２０７における電位降下のだめに、各定電流発
生用トランジスタのソース１１゜１２．１３，１４，１
５，１６．１７の電位ｖ１．。

ｖｌ２　＋　ｖ１３＋　ｖ１４＋　ｖｌ５　＊　ｖｌ６
　＋　ｖｌ７が接地端子１の零電位より高電位になり、
各定電流発生用トランジスタのゲート・ソース間電圧が
異なるため、等しいゲートサイズでありなから各定電流
発生用トランジスタの電流値が異なり、Ｄ／ム変換の直
線性が劣化する。各定電流発生用の等サイズのＮチャネ
ルＭＯ３型電界効果トランジスタ１ｏ１゜１０２．１０
３，１０４，１０５，１０６，１０７に流れる電流値を
それぞれＩｊ＋　工２＋　工５＋　”４＋　ｌ５ｔＩ６
．Ｉ７　　とすると各定電流発生用トランジスタのソー
ス電位ｖ１１１ｖ１２！ｖ１５Ｉｖ１４Ｉｖ１５Ｉｖ１
６．ｖ１７とは次式で結ばれる。即ち ・・・・・・・・・・・・・・（１） ココＫｓ　ｒ２ｏ１．　ｒ２ｏｚ、　ｒ２ａｓ、　ｒ２
ａａ、　７”２０５１７”２０６１ｒ２０７　　ばそれ
ぞれ、配線２０１，２０２．２０３゜２０４．２０５．
２０６．２０７の抵抗値である。

また、ＩＩ＋　１２＋　”ｘ　工４．　”５．　”６＋
　”７　はＭＯ３型電界効果トランジスタが飽和領域で
動作する際には、次式を満たす。即ち ここにμ。ｒｒは電子の実効的な移動度であり、Ｗ。

Ｌはそれぞれ定電流発生用トランジスタのチャネル幅お
よびチャネル長であり、ε。８はゲート酸化膜の誘電率
であり、Ｔｏｘはゲート酸化膜厚であり、ｖＧｓｋは各
定電流発生用トランジスタのゲート・ソース間電圧であ
り、ＶＴｋは各定電流発生用トランジスタの閾値である
。各定電流発生用トランジスタのソースは各トランジス
タの存在するウェルと同電位なので、各定電流発生用ト
ランジスタの閾値ｖＴｋ（ｋ＝１〜７）は等しい。ゆえ
に工にはｖＧ　Ｓｋに依存する。また定電流発生用トラ
ンジスタのゲートバイアス電位をＶ。０とするとｖＧＳ
ｋ　−ｖｃｏ　　Ｖ、ｋ　　であり、（１）式より明ら
カニｖ、ｋ＜ｖｌに＋１（ｋ＝１〜６）であるから、（
２）式３．りＩｋ＞”ｋ＋＋（ｋ＝　１〜６）となる。

これはセグメント電流方式Ｄ／ム変換器の出力電流の直
線性の劣化要因のひとつである。従来の構成のＤ／ム変
換器ではｌＶ＋ニーｖ＋１ｌ（ｉ〜ｊ）がＤ／ム変換の
直線性誤差に影滲しない程度に配線２０２．２０３゜２
０４．２０５．２０８．２０７を太くして配線抵抗を小
さくせねばならず、例えば定電流発生用トランジスタの
ゲート幅が１２μｍ、ゲート長が６μｍ、接地用配線長
が２０００μｍ、最大出力電流が３ｍムの６ビツ）Ｄ／
ム変換器の場合、６ビツト精度を保つためには余裕を見
込んで、接地用配線の幅を５０μｍ程度にせねばならず
、接地用配線が、チップ面積を大幅に増大させるという
問題点があった。

本発明の目的は、接地用配線幅を従来より、はるかに細
くシ、従ってチップ面積を小さくしつつ、高精度の定電
流源群を構成することが容易な電流源回路を提供するこ
とにある。

問題点を解決するための手段 上記目的は、定電流源群において、定電流を発生するＮ
チャネル（或いはＰチャネル）ＭＯ５型電界効果トラン
ジスタ群を複数のウェルに分けて作製し、上記のウェル
に、各ウェルに存在する上記のＮチャネル（或いはＰチ
ャネル）ＭＯ３型電界効果トランジスタのソース電位以
下（或いはソース電位以上）の電位を与えることにより
、達成される。

作用 本発明によれば、前記した構成により、Ｎチャネル（或
いはＰチャネル）の定電流発生用トランジスタにおいて
、接地用配線（或いはＶ＋電位供給用配線）が細いため
にソース電位の接地零電位からの持ち上がり（或いはＶ
＋電位からの電位降下）が大きな場合に、その持ち上が
り量（或いは電位降下量）に応じてウェルの電位を制御
することにより各定電流発生用トランジスタの閾値を制
御すると、各定電流発生用トランジスタの電流喰を高精
度に調整することができ、配線が細い場合にも、トラン
ジスタのゲートサイズにほぼ比例した電流値をもつ定電
流発生用トランジスタからなる定電流源群を構成するこ
とができる。

実施例 第１図は本発明の実施例としてのセグメント電流方式Ｄ
／ム変換器における定電流源群の構成図である。第１図
において、枝５０１，５０２゜５０３．５０４　、＋５
０５．１５０６．５０７，５０８は負電位バイアス端子
ＳＯＯと接地端子１０との間に直列につながるＰ型埋め
込み層であり、節点６１．８２．８３　、θ４．６５．
６６．６７は負電位バイアスの分圧点であり各定電流発
生用の等サイズのＮチャネルＭＯ３型電界効果トランジ
スタ１０１．１０２，１０３，１０４．１０！５゜１ｏ
θ、１０７の存在するＰ型ウェルにそれぞれ接続されて
いる。その他の構成は、第６図に示しだ従来例の構成と
同様である。

以上のように構成された本実施例の定電流源群について
、以下その動作を説明する。

各定電流発生用トランジスタに流れる電流工ｋ（ｋ−１
〜７）は（２）式で表わされ、（２）式中のｖＧ！３に
−ｖＴｋの項は次のように書き直せる。即ちｖＧｓｋ　
　’ｒｋ　”　ｖｃｏ−ｖ＋ｋ　　”Ｔｋ’＝ｖａｏ　
　（ｖｌに＋ｖｒｋ）　（ｃ−＝１〜７）・・・・・・
・・・・・・・・（３） ここに、ｖＱＱ　　＋　ｖ＋にはそれぞれ各定電流発生
用の等サイズのＮチャネルＭＯ８型電界効果トランジス
タのゲートへ端子４から供給されるバイアス電位および
各トランジスタのソース電位である。

ツレユニ（２）　、　（３）式ｊ　リ、ｖ、に＋ｖＴｋ
（ｋ−１〜７）をほぼ一定にすることによりＩｋ（ｋ　
＝　１〜７）をほぼ一定にすることができることがわか
る。そこで本実施例では、（３）式中のｖｌに＋ｖ丁ｋ
（ｋ−１〜了）をほぼ一定にするように、ｖｌｋ（ｋ＝
：＝１〜７）のばらつきに応じて各トランジスタの閾値
ｖＴｋ（ｋ−１〜７）をウェルの電位により制御する。

トランジスタの存在するウェルの電位と閾値の関係は、
次式で表わされる。即ち Ｖｒｋ＝ｖｒｋｏ　＋　ｒ（，５”；ｊ；匹（Ｖ　＋ｋ
　’ｓｕｂ　ｋ　）−Ｊ璽７ ここに、ｖ、ｋｏは、ウェルの電位が各ウェル内の定電
流発生用トランジスタのソース電位と等シい時の閾値で
あり、φ、はウェルのフェルミポテンシャルであり、ｖ
ｓｕｂｋ　は各ウェルの電位であり、γは次式で表わさ
れる定数である。即ち、ここに、ｑは電子の電荷量であ
り、ε８工はシリコンの誘電率であり、Ｎはウェルの不
純物密度である。第２図に示した例は、ドレイン領域の
Ｎ型不純物密度が１，５　Ｘ１０１９Ｑ１１　’、　　
ウェルのＰ型不純物密度がＩ　Ｘ　１０１５備−３、ゲ
ート酸化膜厚が２０ｎｕの場合の基板バイアス効果の様
子であり、ウェルの電位の変化に比べ閾値の変化はおよ
そ３０分の１である。ゆえに（３）式中のｖｌに＋ｖＴ
ｋ　　の項の変化量はウェルの電位ｖｓｕｂ　ｋ　の変
化量に比べて小さいので、精度良り（３）式の値を調整
できることがわかる。ｖ＋にの値は工ｋを用いて（１）
式により計算されるが、ｋの増加による工ｋ　の変化量
ΔＩｋは工ｋ　に比べて小さいので、ｖ＋には、ｋの増
加とともにΔ工ｋを考慮せずに計算した値で代用するこ
とができる。工に三重。とおきｒ２ｏｋ三ｒ。とすると
ｖｌには次式で表わされる。即ち、 （ｎ　＝　７　、　ｋ　＝　１〜７）　　−−−−・−
−−・（４）（４）式の第２項について、ｒｏ＝ｏ、ｓ
Ω、工。＝５０μムのときの様子を第３図に示す。この
ｖ＋にの様子に対し、（３）式中のＶ＋に＋ＶＴｋ　　
の値がほぼ一定になるようにウェルの電位を制御しｖＴ
ｋを制御する。

Ｖ、には上に凸の二次曲線の単調増加部分上にあり、こ
の増加分を’／Ｔｋの変化分で補償するために第２図に
おける曲線の微小区間のＶ丁の変化の割合を利用する。

この方法によればｖ＋に＋ｖｒｋをすべての（ｋ−１〜
７）に対して一定にすることはできなイカ、何重ｔｄ、
ｖ、　ｊ＋ｖＴＩ＝ｖｌ＋ｖＴ７となルヨうにウェルの
電位によりｖＴｋを制御すれば、工ｋ（ｋ−１〜了）は
、はぼ一定にすることができる。この場合のｖ、に＋ｖ
Ｔｋの様子を第４図（Ｃ）に示す。第４図（Ａ）はソー
ス電位ｖ、にの様子であり、第４図（Ｂ）は閾値ｖＴｋ
の様子である。ウェルの電位を制御しない場合のｖｌに
＋ｖＴｋのばらつきは第４図（ム）によれば６２６μＶ
であるのに対し、ウェルの電位を制御した場合のｖ、に
＋ｖ、にのばらつきは第４図（Ｃ）によれば１１２，５
μＶであり、Ｖ　、に＋　ｖｒｋ　　（Ｄばらつきは約
４分の１に改善されている。第４図（Ｂ）のようにｋの
増加とともにｖＴｋを線形に減少させるには、第２図の
微小区間が直線とみなせるのでｋの増加とともにウェル
の電位を線形に増加させればよく、そのためには、各Ｐ
型埋め込み層６ｏ２゜６０３．５０４．５０５．５０６
．５０７が同じ抵抗値をもつ様にすればよい。また、端
子ＳＯＯから与える電位を制御すればウェルの電位の変
化率を任意に設定できる。また、Ｐ型埋め込み層５０１
．６０８の抵抗値は、端子６００より与える電位と零電
位との電位差の絶対値があまり小さくならないようにし
だ時に分圧点６１と６７との間の電位差が所望の電位差
に設定できる様に、決定すればよい。

以上のように本実癩例によれば、複数の定電流発生用ト
ランジスタをそれぞれ異なるウェルに作製し、各ウェル
に制御された電位を与えることにより、各定電流発生用
トランジスタのソース電位が異なる場合に、等しいゲー
トサイズのトランジスタ群からなる定電流発生用トラン
ジスタ群を用いたセグメント電流方式Ｄ／ム変換器の直
線性を改善することができる。

なお、上記の実施例においては、等しいゲートサイズの
トランジスタ群からなる定電流発生用トランジスタ群の
ソース電位の接地零電位からの持ち上がりを補償する方
法を述べたが、重み電流方式Ｄ／ム変換器における異な
るゲートサイズのトランジスタ群、或いは、等しいゲー
トサイズのトランジスタを重みに比例して並列に組み合
わせだトランジスタの一群からなる定電流発生用トラン
ジスタ群において、プロセスのばらつきにより、重みづ
けされた各定電流発生用トランジスタ間の電流値の比率
が所望の比率と異なる場合には、各定電流発生用トラン
ジスタの存在するウェルの電位を制御することにより、
はぼ所望の比率に重みづけされた電流値をもつ定電流発
生用トランジスタからなる定電流源群を構成することが
でき、重み電流方式Ｄ／ム変換器の直線性を改善するこ
とができる。

発明の詳細 な説明したように、本発明によれば、定電流を発生する
Ｎチャネル（或いはＰチャネル）ＭＯ５型電界効果トラ
ンジスタのソース電位が接地零電位より持ち上がる場合
（或いはＶ＋電位より電位降下する場合）に、定電流発
生用トランジスタの存在するウェルの電位を制御するこ
とにより定電流値を制御することができるので、素子の
集積化に際し接地用配線（或いは７１位供給用配線）を
細くしたために定電流発生用トランジスタ群のソース電
位が変動する場合に、各定電流発生用トランジスタの電
流値をほぼ所望の値に制御することができる。本発明は
集積回路において、定電流発生用トランジスタ群を構成
する各定電流発生用トランジスタの電流値を、ゲートサ
イズで規定した値に維持しつつ、接地用配線（或いはＶ
＋電位供給用配線）を細くすることができるので、集積
回路の面積を減少させることができ、その実用的効果は
大きい。

また、本発明によればプロセスのばらつきにより各定電
流発生用トランジスタの電流がばらつく場合に、各定電
流発生用トランジスタの存在するウェルの電位を制御す
ることにより、はぼ所望の電流値の比率をもつようにで
きる。本発明は集積回路において、プロセスのばらつき
がある場合にも、重みづけされた定電流発生用トランジ
スタの電流値の比率をゲートサイズで規定した比率にほ
ぼ一致させることができるので、集積回路の面積全減少
させた際のプロセスばらつきを許容することができ、そ
の実用的効果は大きい。

【図面の簡単な説明】

第１図は本発明における一実施例のセグメント電流方式
Ｄ／ム変換器における定電流源群の構成図、第２図は基
板バイアス効果を表わす特性図、第３図はセグメント電
流方式Ｄ／ム変換器における定電流発生用トランジスタ
のソース電位の持ち上がり量を表わす特性図、第４図は
ソース電位の持ち上がり量の補償方法の説明図、第６図
は従来のセグメント電流方式Ｄ／ム変換器における定電
流源群の構成図である。 １０１．１０２，１０３，１０４，１０６゜１０Ｓ　、
　１０７・・・・ＮチャネルＭＯ３型電界効果トランジ
スタ、５０１　．５０２．５０３．５０４゜ＳＯ５，６
０６、Ｅ５０７．５０８・＝−Ｐ型埋め込み層、５００
・・・・・・負電位バイアス端子、４・・・・・ゲート
バイアス電位供給端子、１．１０・・・・・接地端子、
６１．８２，６３，６４，６５，６６．６了・・・・負
電位バイアスの分圧点。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名６１
〜≦７−　貞を化バイアスの分圧点１０１・＋０７−Ｎ
＋ヤネルＭＯ５翌 を界効果トランジスタ ５０Ｑ−ｊＩｔ灯バイアス鶏子 ５ＤＩＡ５Ｑ８−’　　Ｐ型工里め込み１第　１　図　
　　　　　　　　　３０００−　　スイー／＋ンヅ部分
３０１１〜３０７２−　　ｋランジヌタか第２図 基板電在Ｖｓｖｂと閾イ直Ｖ丁の関係 Ｖｓｕｂ（Ｖ） ｒｏ　＝　ｏ、５ｎ　、　　Ｉｏ　＝　５０ａＡ第３図 ｒ　　　、２　　３　　４　　５　　６　　　’／第４
図 Ｔ２３ｔ５６７ 第５図

Claims (3)

【特許請求の範囲】
1. （１）定電流源群において、定電流を発生するＮチャネ
   ル（或いはＰチャネル）ＭＯＳ型電界効果トランジスタ
   を含む各定電流源を複数のウェルに分けて各々作製し、
   上記ウェルに、このウェルに存在する上記Ｎチャネル（
   或いはＰチャネル）ＭＯＳ型電界効果トランジスタのソ
   ース電位以下（或いはソース電位以上）の電位を与える
   手段を有することを特徴とする電流源回路。
2. （２）各ウェルに存在するＮチャネル（或いはＰチャネ
   ル）ＭＯＳ型電界効果トランジスタのソース電位以下（
   或いはソース電位以上）のバイアス電位を外部から与え
   、上記バイアス電位と接地電位（或いはＶ＾＋電位）と
   の電位差を抵抗体で分圧し、上記分圧を発生する分圧点
   の電位を、上記各ウェルに与える手段を有する特許請求
   の範囲第１項記載の電流源回路。
3. （３）各ウェルに存在するＮチャネル（或いはＰチャネ
   ル）ＭＯＳ型電界効果トランジスタのソース電位以下（
   或いはソース電位以上）の第１のバイアス電位と、第２
   のバイアス電位を外部から与え、上記第１のバイアス電
   位と第２のバイアス電位との電位差を抵抗体で分圧し、
   上記分圧を発生する分圧点の電位を、上記各ウェルに与
   える手段を有する特許請求の範囲第１項記載の電流源回
   路。