JPS6331284A - 複数の映像信号の入力制御装置 - Google Patents
複数の映像信号の入力制御装置Info
- Publication number
- JPS6331284A JPS6331284A JP61172884A JP17288486A JPS6331284A JP S6331284 A JPS6331284 A JP S6331284A JP 61172884 A JP61172884 A JP 61172884A JP 17288486 A JP17288486 A JP 17288486A JP S6331284 A JPS6331284 A JP S6331284A
- Authority
- JP
- Japan
- Prior art keywords
- video
- signal
- converter
- video signals
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、複数の映像信号源から供給される映像信号
を処理して、例えばビデオプリンタに入力する場合等に
使用される複数の映像信号の入力制御装置に関するもの
である。
を処理して、例えばビデオプリンタに入力する場合等に
使用される複数の映像信号の入力制御装置に関するもの
である。
この発明の複数の映像信号の入力制御装置は、同期信号
発生器と、スイッチ部と、映像信号をディジタル信号に
変換するＡ／Ｄ変換器と、ディジタル信号に変換された
映像信号を記録するメモリ部とを備え、同期信号発生器
の同期信号に同期してｎ個の映像信号源、例えばビデオ
カメラの映像信号を同期信号発生器の同期信号に同期し
たスイッチ部で１水平走査線毎切り換えてＡ／Ｄ変換器
に取り込むとともに、ディジタル信号に変換された映像
信号をメモリ部に取り込む際の水平アドレスおよび垂直
アドレスのカウントなＡ／Ｄ変換器のクロックに対して
ｌ ／ ｎとすることにより、メモリ部に記録したｎ個
の映像信号源からの被写体の印画を、例えば１台のビデ
オプリンタで得ることができるようにしたものである。
発生器と、スイッチ部と、映像信号をディジタル信号に
変換するＡ／Ｄ変換器と、ディジタル信号に変換された
映像信号を記録するメモリ部とを備え、同期信号発生器
の同期信号に同期してｎ個の映像信号源、例えばビデオ
カメラの映像信号を同期信号発生器の同期信号に同期し
たスイッチ部で１水平走査線毎切り換えてＡ／Ｄ変換器
に取り込むとともに、ディジタル信号に変換された映像
信号をメモリ部に取り込む際の水平アドレスおよび垂直
アドレスのカウントなＡ／Ｄ変換器のクロックに対して
ｌ ／ ｎとすることにより、メモリ部に記録したｎ個
の映像信号源からの被写体の印画を、例えば１台のビデ
オプリンタで得ることができるようにしたものである。
ゴルフ、テニス等のスポーツを行っている人のフオーム
を解析して、そのフオームの良否を判断する手段として
は、ＶＴＲ、モータドライブ方式の高速度カメラ等を用
いた高速度撮影、ビデオプリンタ（特開昭５９−２２６
５８３す、特開昭５９−２２６５８４号等）ｋｇがある
。
を解析して、そのフオームの良否を判断する手段として
は、ＶＴＲ、モータドライブ方式の高速度カメラ等を用
いた高速度撮影、ビデオプリンタ（特開昭５９−２２６
５８３す、特開昭５９−２２６５８４号等）ｋｇがある
。
このようにフオームの解析をする場合、１方向からの映
像だけでなく、２方向、例えばｒＥ面および側面の双方
から検討したい場合がある。このような場合、例えば１
台のＶＴＲで、まず１Ｆ面から、次に側面からという順
で撮影したのでは、２回のフオームが全く同じに行われ
るとは限らないので、正面および側面に別々のＶＴＲ等
を設置してフオームを記録し、フォーＪ・の解析を行う
ことになる。
像だけでなく、２方向、例えばｒＥ面および側面の双方
から検討したい場合がある。このような場合、例えば１
台のＶＴＲで、まず１Ｆ面から、次に側面からという順
で撮影したのでは、２回のフオームが全く同じに行われ
るとは限らないので、正面および側面に別々のＶＴＲ等
を設置してフオームを記録し、フォーＪ・の解析を行う
ことになる。
第５図はかかるフオームを解析する場合の一例を示す概
略図で、Ｃｒ、、Ｃｓはビデオカメラを示し、それぞれ
のビデオカメラｃｒ、ｃｓは、例えばゴルフクラブをも
ってスイングする人物Ｍの１而および側面に設置されて
いる。
略図で、Ｃｒ、、Ｃｓはビデオカメラを示し、それぞれ
のビデオカメラｃｒ、ｃｓは、例えばゴルフクラブをも
ってスイングする人物Ｍの１而および側面に設置されて
いる。
Ｐ、、Ｐｓ はビデオプリンタを示し、それぞれのビデ
オプリンタｐｒ、ｐｓはビデオカメラｃｒ、ｃｓから出
力される映像４８号をプリントするものである。
オプリンタｐｒ、ｐｓはビデオカメラｃｒ、ｃｓから出
力される映像４８号をプリントするものである。
ビデオプリンタＰＦ、ＰＳ には、ビデオカメラＣｒ。
Ｃｓの映像信号が入力される入力端子ｌ、入力端子ｌに
入力された映像信号を増幅するビデオアンプ２、増幅さ
れた映像信号をディジタル信号に変換するＡ／Ｄ変換器
３、ディジタル信号に変換された映像信号を記録するメ
モリ部４Ａ〜４Ｄ、メモリ部４Ａ〜４Ｄから読み出され
た信号をプリント信号に変換するデータ変換器５、印画
紙７へ映像をプリント（印画）するサーマルヘッド６、
およびメモリ部４Ａ〜４Ｄ、データ変換器５．サーマル
ヘッド６、モータ（図示省略）等を制御するプリント制
御部８で構成されている。
入力された映像信号を増幅するビデオアンプ２、増幅さ
れた映像信号をディジタル信号に変換するＡ／Ｄ変換器
３、ディジタル信号に変換された映像信号を記録するメ
モリ部４Ａ〜４Ｄ、メモリ部４Ａ〜４Ｄから読み出され
た信号をプリント信号に変換するデータ変換器５、印画
紙７へ映像をプリント（印画）するサーマルヘッド６、
およびメモリ部４Ａ〜４Ｄ、データ変換器５．サーマル
ヘッド６、モータ（図示省略）等を制御するプリント制
御部８で構成されている。
なお、メモリ部４Ａ〜４Ｄはそれぞれ１フイ一ルド分の
映像を書き込み指令によって逐次記録できるものであり
、例えば日本電気株式会社製の川ＰＤ４１２２１Ｃのダ
イナミックＲＡＭが使用できる。
映像を書き込み指令によって逐次記録できるものであり
、例えば日本電気株式会社製の川ＰＤ４１２２１Ｃのダ
イナミックＲＡＭが使用できる。
第５図のようにビデオカメラｃ ｒ 、 ｃ Ｓ を設
置してフオームの解析を行う場合、クラブをスイングす
る人物Ｍの正面および側面に設置されているビデオカメ
ラＣＦ、ＣＳからそれぞれ映像信号が図示しない書き込
み信号のタイミングによってビデオプリンタＰＦ、ＰＳ
へ供給されると、メモリ部４Ａ〜４Ｄに記録されるので
、メモリ部４Ａ〜４Ｄに記録された映像信号を所定の速
度で読み出して２方向から撮影した映像信号をハードコ
ピーとして得ることができる。
置してフオームの解析を行う場合、クラブをスイングす
る人物Ｍの正面および側面に設置されているビデオカメ
ラＣＦ、ＣＳからそれぞれ映像信号が図示しない書き込
み信号のタイミングによってビデオプリンタＰＦ、ＰＳ
へ供給されると、メモリ部４Ａ〜４Ｄに記録されるので
、メモリ部４Ａ〜４Ｄに記録された映像信号を所定の速
度で読み出して２方向から撮影した映像信号をハードコ
ピーとして得ることができる。
したがって、ビデオプリンタＰ ｒ ＋ Ｐ Ｓで得た
ハードコピーによって正面および側面から１フオームの
連続した動きが解るので、フオームの解析、良否の判断
ができる。
ハードコピーによって正面および側面から１フオームの
連続した動きが解るので、フオームの解析、良否の判断
ができる。
しかしながら、上記のようにしてフオームの解析を行う
場合は、ビデオカメラＣＦ＋ＣＳ、ビデオプリンタＰｔ
、ＰＳからなる映像信号の処理系が２系統必要になると
いう問題点がある。
場合は、ビデオカメラＣＦ＋ＣＳ、ビデオプリンタＰｔ
、ＰＳからなる映像信号の処理系が２系統必要になると
いう問題点がある。
そこで、１台のビデオプリンタに２系統の信号処理系、
２系統のメモリ部を備え、最終的にサーマルヘッドへプ
リント信号を送る段階で映像を合成して１枚の印画紙上
に２系統のハードコピーを得ることが考えられるが、２
台のビデオプリンタＰｆ、ＰＳを使用しているのと同等
となるため、ビデオプリンタが高価になる。
２系統のメモリ部を備え、最終的にサーマルヘッドへプ
リント信号を送る段階で映像を合成して１枚の印画紙上
に２系統のハードコピーを得ることが考えられるが、２
台のビデオプリンタＰｆ、ＰＳを使用しているのと同等
となるため、ビデオプリンタが高価になる。
この発明は、上記したような問題点を解決した複数の映
像信号の入力制御装置を提供するものである。
像信号の入力制御装置を提供するものである。
この発明の複数の映像信号の入力制御装置は、同期信号
発生器と、スイッチ部と、映像信号をディジタル信号に
変換するＡ／Ｄ変換器と、ディジタル信号に変換された
映像信号を記録するメモリ部とを備え、同期信号発生器
の同期信号に同期したｎ個の映像信号源の映像信号を同
期信号発生器の同期信号に同期したスイッチ部で１水平
走査線毎切り換えてＡ／Ｄ変換器に取り込むとともに、
ディジタル信号に変換された映像信号をメモリ部に取り
込む際の水平アドレスおよび垂直アドレスのカウントを
Ａ／Ｄ変換器のクロックに対して１ ／ ｎとする構成
としたものである。
発生器と、スイッチ部と、映像信号をディジタル信号に
変換するＡ／Ｄ変換器と、ディジタル信号に変換された
映像信号を記録するメモリ部とを備え、同期信号発生器
の同期信号に同期したｎ個の映像信号源の映像信号を同
期信号発生器の同期信号に同期したスイッチ部で１水平
走査線毎切り換えてＡ／Ｄ変換器に取り込むとともに、
ディジタル信号に変換された映像信号をメモリ部に取り
込む際の水平アドレスおよび垂直アドレスのカウントを
Ａ／Ｄ変換器のクロックに対して１ ／ ｎとする構成
としたものである。
この発明の複数の映像信号の入力制御装置においては、
ｎ個の映像信号源の映像信号を１水平走査線毎にスイッ
チ部で切り換えてＡ／Ｄ変換器に取り込むとともに、メ
モリ部に記録するディジタル信号に変換された映像信号
の水平、垂直アドレスのカウントをＡ／Ｄ変換器のクロ
ックに対して１ ／ ｎとしたので、ｎ個の映像信号源
の映像を同一のメモリ部に並列して記録できる。
ｎ個の映像信号源の映像信号を１水平走査線毎にスイッ
チ部で切り換えてＡ／Ｄ変換器に取り込むとともに、メ
モリ部に記録するディジタル信号に変換された映像信号
の水平、垂直アドレスのカウントをＡ／Ｄ変換器のクロ
ックに対して１ ／ ｎとしたので、ｎ個の映像信号源
の映像を同一のメモリ部に並列して記録できる。
したがって、メモリ部の映像信号を、例えば１台のビデ
オプリンタに供給してプリントすることにより、ｎ個の
映像信号源から供給された被写体の印画を１枚のハード
コピーとして得ることができる。
オプリンタに供給してプリントすることにより、ｎ個の
映像信号源から供給された被写体の印画を１枚のハード
コピーとして得ることができる。
第１図はこの発明の複数の映像信号の入力制御２ 装置
を採用したビデオプリンタの一例を示すブロック図で、
第５図と同一符号は同一または相当部分を示す。
を採用したビデオプリンタの一例を示すブロック図で、
第５図と同一符号は同一または相当部分を示す。
この図において、Ｐはビデオプリンタ、９は同期信号発
生器を示し、２台のビデオカメラＣｒ Ｃｓと、高速ス
イッチャ１０とを同期させる同期信号を発生するもので
ある。そして、高速スイッチャ１０は、同期信号発生器
９の同期信号に同期して接片ｒが１水平走査線毎に接点
ａ、ｂの間で切り換わる。
生器を示し、２台のビデオカメラＣｒ Ｃｓと、高速ス
イッチャ１０とを同期させる同期信号を発生するもので
ある。そして、高速スイッチャ１０は、同期信号発生器
９の同期信号に同期して接片ｒが１水平走査線毎に接点
ａ、ｂの間で切り換わる。
なお、１１は前記同期信号発生器９の同期信号に同期し
て各種のクロック信号、アドレス信号。
て各種のクロック信号、アドレス信号。
プリント信号等を出力することができるタイミング回路
を示す。
を示す。
第２図は各メモリ部として使用される、例えば１木電気
株式会社製のμＰＤ４１２２ＩＣのダイナミックＲＡＭ
の構成を示すブロック図で、４１はタイミング発生回路
を示し、データ転送／リストア制御クロック信号ＲＡＳ
およびリフレッシュ制御クロック信号ＲＥＦが供給され
る。
株式会社製のμＰＤ４１２２ＩＣのダイナミックＲＡＭ
の構成を示すブロック図で、４１はタイミング発生回路
を示し、データ転送／リストア制御クロック信号ＲＡＳ
およびリフレッシュ制御クロック信号ＲＥＦが供給され
る。
４２は前記タイミング発生回路４１によって制御される
行アドレスカウンタを示し、行カウンタリセット信号Ｒ
ＣＲ１行カウンタインクリメントクロック信号ＩＮＣお
よび行方ウンタデクリメント信号ＤＥＣが供給される。
行アドレスカウンタを示し、行カウンタリセット信号Ｒ
ＣＲ１行カウンタインクリメントクロック信号ＩＮＣお
よび行方ウンタデクリメント信号ＤＥＣが供給される。
４３は前記タイミング発生回路４１によって制御される
リード／ライトタイミング発生回路を示し、リード／ラ
イト制御信号ＷＥが供給される。
リード／ライトタイミング発生回路を示し、リード／ラ
イト制御信号ＷＥが供給される。
４４は前記リード／ライトタイミング発生回路４３によ
って制御されるシリアルコントロールタイミング発生回
路を示し、シリアルコントロールクロック信号ＳＣが供
給される。
って制御されるシリアルコントロールタイミング発生回
路を示し、シリアルコントロールクロック信号ＳＣが供
給される。
４５は前記シリアルコントロールタイミング発生回路４
４によって制御されるデータ入出力バッファを示し、入
力データＤＩＮが供給され、出力データＤ ＯＵＴが出
力される。
４によって制御されるデータ入出力バッファを示し、入
力データＤＩＮが供給され、出力データＤ ＯＵＴが出
力される。
４６は前記タイミング発生回路４１によって制御される
リフレッシュアドレスカウンタを示し、行アドレスカウ
ンタ４２およびリフレッシュアドレスカウンタ４６の出
力はアドレスセレクタ４７、アドレス人力バッファ４Ｂ
およびアドレスレコーダ４９を通じて３２０行×７００
列（２２４にビット）のメモリセルアレイ５０に供給さ
れる。そして、アドレスセレクタ４７、アドレス人力バ
ッファ４８およびアドレスレコーダ４９はタイミング発
生回路４１によって制御される。
リフレッシュアドレスカウンタを示し、行アドレスカウ
ンタ４２およびリフレッシュアドレスカウンタ４６の出
力はアドレスセレクタ４７、アドレス人力バッファ４Ｂ
およびアドレスレコーダ４９を通じて３２０行×７００
列（２２４にビット）のメモリセルアレイ５０に供給さ
れる。そして、アドレスセレクタ４７、アドレス人力バ
ッファ４８およびアドレスレコーダ４９はタイミング発
生回路４１によって制御される。
５１は前記タイミング発生回路４１によって制御される
７００ビツトのラインバッファで、メモリセルアレイ５
０との間にリード／う′イトタイミング発生回路４３に
よって制御される７００個のデータ転送ゲート５２が介
在している。
７００ビツトのラインバッファで、メモリセルアレイ５
０との間にリード／う′イトタイミング発生回路４３に
よって制御される７００個のデータ転送ゲート５２が介
在している。
５３は前記データ入出力バッファ４５とラインバッファ
５１との間に介在している７００個のゲート、５４は前
記シリアルコントロールタイミング発生回路４４および
データ入出力バッファ４５によって制御されるシリアル
セレクタを示し、ゲー１・５３を制御するものである。
５１との間に介在している７００個のゲート、５４は前
記シリアルコントロールタイミング発生回路４４および
データ入出力バッファ４５によって制御されるシリアル
セレクタを示し、ゲー１・５３を制御するものである。
そして、データ転送／リストア制御クロック４ｊｉ号Ｒ
ＡＳは、リード／ライト制御イｌｉ ｌｊ Ｗ Ｅの１
７ベルにより、１行分のデータをメモリヤルア１／イ５
０とラインへッファ５１との間でのり−ド／ライト動作
を制御する。
ＡＳは、リード／ライト制御イｌｉ ｌｊ Ｗ Ｅの１
７ベルにより、１行分のデータをメモリヤルア１／イ５
０とラインへッファ５１との間でのり−ド／ライト動作
を制御する。
リフレッシュ制御クロック４８ ’ｊ ＲＥ Ｆは、デ
ータ転送／リストア制御りロンク信号ＲＡＳがＪ１活性
である期間に入力されることによって内臓リフレッシュ
制御回路によるオンヂンプフ１／ツシュが実行される。
ータ転送／リストア制御りロンク信号ＲＡＳがＪ１活性
である期間に入力されることによって内臓リフレッシュ
制御回路によるオンヂンプフ１／ツシュが実行される。
各イｔ１号ＲＣＲ１ＩＮＣおよびＤＥＣは行アドレスを
制御するもので、行方ウンタリセッｌ’ ４６ ｖ５Ｒ
ＣＲは行アト］／スカウンタのリセットを、行カウンタ
インクリメン］・クロックイ菖じＩＮＣは行アトｌ／ス
のインクリメン１−（−１−１）、行カウンタデクリメ
ント信号ＤＥＣは行アト１／スのデクリメント （−１
）を実行する。
制御するもので、行方ウンタリセッｌ’ ４６ ｖ５Ｒ
ＣＲは行アト］／スカウンタのリセットを、行カウンタ
インクリメン］・クロックイ菖じＩＮＣは行アトｌ／ス
のインクリメン１−（−１−１）、行カウンタデクリメ
ント信号ＤＥＣは行アト１／スのデクリメント （−１
）を実行する。
リード／ライＩ・制御信号Ｗ Ｅ ＋；ｊ、データ転送
／データリストアサイクルおよびシリアルリード／ライ
トサイクルの制御を行い、データ転送／データリストア
サイクルであればデータ転送／リストア制御りロック信
１：ＲＡＳの☆ち１４がリエッジで、シリアルリード／
ライ］・サイクルであればシリアルコントロールクロッ
ク信号ＳＣの立ち下がりアンプでそれぞれの動作が決定
される。
／データリストアサイクルおよびシリアルリード／ライ
トサイクルの制御を行い、データ転送／データリストア
サイクルであればデータ転送／リストア制御りロック信
１：ＲＡＳの☆ち１４がリエッジで、シリアルリード／
ライ］・サイクルであればシリアルコントロールクロッ
ク信号ＳＣの立ち下がりアンプでそれぞれの動作が決定
される。
シリアルコントロールクロック信号ＳＣは、ラインバッ
フ了５１のシリアルリード／ライト動作を制御する。
フ了５１のシリアルリード／ライト動作を制御する。
第１図のように構成されているビデオプリンタＰは、同
期信号発生器９の同期偶−）によって２Ｙ）のビデオカ
メラＣＩ、Ｃ３が同期し７ており、１水中−期間イリに
高速スイッチャ１０によって撮影された映像４７１号−
が交力′に切り換えられるように構成されているので、
例λばビデオカメラＣＦでとらえた映像Ｆを第３図（ａ
）、ビデオカメラＣｓでとらえた映像Ｓを第３図（ｂ）
とすると、高速スイッチャ１０から出力される合成映像
Ｃは第３図（ｃ）に示すように、１水１１ｉ期間毎に切
り換えられたものになる。この合成映像Ｃの信号は従来
と同様にビデオアンプ２で増幅され、タイミグ回路１１
から出力されるクロック信号およびアト１／ス信号によ
ってＡ／Ｄ変換器３でディジタル信号に変換され、書き
込み指令が入力されたときにメモリ部４Ａに記録される
。
期信号発生器９の同期偶−）によって２Ｙ）のビデオカ
メラＣＩ、Ｃ３が同期し７ており、１水中−期間イリに
高速スイッチャ１０によって撮影された映像４７１号−
が交力′に切り換えられるように構成されているので、
例λばビデオカメラＣＦでとらえた映像Ｆを第３図（ａ
）、ビデオカメラＣｓでとらえた映像Ｓを第３図（ｂ）
とすると、高速スイッチャ１０から出力される合成映像
Ｃは第３図（ｃ）に示すように、１水１１ｉ期間毎に切
り換えられたものになる。この合成映像Ｃの信号は従来
と同様にビデオアンプ２で増幅され、タイミグ回路１１
から出力されるクロック信号およびアト１／ス信号によ
ってＡ／Ｄ変換器３でディジタル信号に変換され、書き
込み指令が入力されたときにメモリ部４Ａに記録される
。
このようにメモリ部４Ａに合成映像Ｃの信号−を記録す
るときに、Ａ／Ｄ変換器３のクロックに対してメモリ部
４Ａへ供給する水平アト１／スおよび垂直アト１／スを
発生ずるカウンタのインクリメントパルスを１／２にす
ると、合成映像Ｃの１行１１（Ｆｌ）を書き終った時の
メモリアドレス（水平アドレス）は、例えばメモリ部４
Ａの中央にある。そこで、メモリアドレスをリセットせ
ずに合成映像Ｃの２行Ｆｌ（Ｓ２）をメモリ部４Ａの残
りに書き込むと、メモリ部４Ａの１行１１の左半分に映
像Ｆの１行ｌ−１が、右゛ト分に映像Ｓの２行に１が書
き込め、合成映像Ｃの１．２行［Ｉがメモリ部４Ａの１
行の番地に記録される。
るときに、Ａ／Ｄ変換器３のクロックに対してメモリ部
４Ａへ供給する水平アト１／スおよび垂直アト１／スを
発生ずるカウンタのインクリメントパルスを１／２にす
ると、合成映像Ｃの１行１１（Ｆｌ）を書き終った時の
メモリアドレス（水平アドレス）は、例えばメモリ部４
Ａの中央にある。そこで、メモリアドレスをリセットせ
ずに合成映像Ｃの２行Ｆｌ（Ｓ２）をメモリ部４Ａの残
りに書き込むと、メモリ部４Ａの１行１１の左半分に映
像Ｆの１行ｌ−１が、右゛ト分に映像Ｓの２行に１が書
き込め、合成映像Ｃの１．２行［Ｉがメモリ部４Ａの１
行の番地に記録される。
そして、次に合成映像Ｃの３行］１（Ｆ：＋）と、合成
映像Ｃの４行ｒｌ（Ｓ４）とを同様に書き込むと、合成
映像Ｃの３．４行「１がメモリ部４Ａの２行の番地に記
録される。
映像Ｃの４行ｒｌ（Ｓ４）とを同様に書き込むと、合成
映像Ｃの３．４行「１がメモリ部４Ａの２行の番地に記
録される。
したがって、このように順次同様に書き込むことによっ
て第３図（ｄ）に示すように、メモリ部４Ａを４分割し
た左側−にに映像Ｆの奇数行からなる映像信号ｆが、右
側上に映像Ｓの偶数行からなる映像信号Ｓが記録される
。
て第３図（ｄ）に示すように、メモリ部４Ａを４分割し
た左側−にに映像Ｆの奇数行からなる映像信号ｆが、右
側上に映像Ｓの偶数行からなる映像信号Ｓが記録される
。
以ド、同様にして順次ビデオカメラＣｒ、Ｃｓからの映
像信号が各メモリ部４Ａ〜４Ｄに書き込まれる。
像信号が各メモリ部４Ａ〜４Ｄに書き込まれる。
このようにメモリ部４Ａへの記録が行われると同時に、
タイミング回路１１からの指令によってメモリ部４Ａの
映像信号がプリント信号にデータ変換器５で変換され、
サーマルヘッド６によって印画紙７に、第４図に示すよ
うに１時系列に沿った映像信号からなる映像ｆｌ、ｆ２
．・・・、ｓｌ、５２゜◆会・が印画される。
タイミング回路１１からの指令によってメモリ部４Ａの
映像信号がプリント信号にデータ変換器５で変換され、
サーマルヘッド６によって印画紙７に、第４図に示すよ
うに１時系列に沿った映像信号からなる映像ｆｌ、ｆ２
．・・・、ｓｌ、５２゜◆会・が印画される。
したがって、印画された映像ｆｌｌｆ２．Φ・・、５Ｉ
Ｉ３２．・参〇を検討、解析することによってフォート
の良否が判断できるとともに、改善すべき点を指摘する
ことができる。
Ｉ３２．・参〇を検討、解析することによってフォート
の良否が判断できるとともに、改善すべき点を指摘する
ことができる。
上記のように、この発明をビデオプリンタに適用するこ
とにより、通常のビデオプリンタに対して回路規模をほ
とんど増大させることなく、２台のビデオカメラＣｒ、
Ｃｓから出力される同期した映像信号を処理して時間的
に同じ瞬間の２方向からのハードコピーを得ることがで
きる。
とにより、通常のビデオプリンタに対して回路規模をほ
とんど増大させることなく、２台のビデオカメラＣｒ、
Ｃｓから出力される同期した映像信号を処理して時間的
に同じ瞬間の２方向からのハードコピーを得ることがで
きる。
したがって、１台のビデオプリンタＰでフオーム等の解
析が多方向から同１１１ｔにできるようになるとともに
、ビデオプリンタＰが１台で済むという効果がある。
析が多方向から同１１１ｔにできるようになるとともに
、ビデオプリンタＰが１台で済むという効果がある。
１−記した実施例は、映像信号源としてビデオカメラＣ
Ｆ ＊ ＣＳを使用したが、同期端子が設けられている
ｖＴｎｌであってもよい。
Ｆ ＊ ＣＳを使用したが、同期端子が設けられている
ｖＴｎｌであってもよい。
また、合成映像Ｃを形成するための映像信号源の数は画
像の解像度が悪くなるが、３．４、・・・・・、ｎ個と
することも可能であり、このときは高速スイッチャ１０
の接点を映像信号源の数に対応させ、メモリ部４Ａ〜４
Ｄへ映像信号を書き込むときはアドレス信壮のインクリ
メントパルスをＡ／Ｄ変換器３のクロックに対して１／
３、ｌ／４、・拳・、ｌ／ｎにすれば、■フィールドを
９分割、１６分割、・・・、ｎ２分割したハードコピー
が得られる。
像の解像度が悪くなるが、３．４、・・・・・、ｎ個と
することも可能であり、このときは高速スイッチャ１０
の接点を映像信号源の数に対応させ、メモリ部４Ａ〜４
Ｄへ映像信号を書き込むときはアドレス信壮のインクリ
メントパルスをＡ／Ｄ変換器３のクロックに対して１／
３、ｌ／４、・拳・、ｌ／ｎにすれば、■フィールドを
９分割、１６分割、・・・、ｎ２分割したハードコピー
が得られる。
さらに、ｌフィール１分の映像信号を記録することがで
きるメモリ部の数は４個に限ることなく、撮影対象によ
ってその数を増加させるようにしてもよい。
きるメモリ部の数は４個に限ることなく、撮影対象によ
ってその数を増加させるようにしてもよい。
また、画像はビデオプリンタＰの他、モニタ等にメモリ
部４Ａ〜４Ｄの映像をスチル画として映ｔＩ＋させて検
討することもできる。
部４Ａ〜４Ｄの映像をスチル画として映ｔＩ＋させて検
討することもできる。
傾上説明したように、この発明の同期信号発生器と、ス
イッチ部と、映像信号をディジタル信号に変換するＡ／
Ｄ変換器と、ディジタル信号に変換された映像信号を記
録するメモリ部とを備え、同期信号発生器の同期信号に
同期したｎ個の映像信号源の映像信号を同期信号発生器
の同期信号に同期したスイッチ部で１水平走査線毎切り
換えてＡ／Ｄ変換器に取り込むとともに、ディジタル信
号に変換された映像信号をメモリ部に取り込む際の水平
アドレスおよび垂直アドレスのカウントアツプをＡ／Ｄ
変換器のクロックに対して１ ／ ｎとする構成とした
ので、ｎ個の映像信号源の映像を同一のメモリ部に記録
できる。
イッチ部と、映像信号をディジタル信号に変換するＡ／
Ｄ変換器と、ディジタル信号に変換された映像信号を記
録するメモリ部とを備え、同期信号発生器の同期信号に
同期したｎ個の映像信号源の映像信号を同期信号発生器
の同期信号に同期したスイッチ部で１水平走査線毎切り
換えてＡ／Ｄ変換器に取り込むとともに、ディジタル信
号に変換された映像信号をメモリ部に取り込む際の水平
アドレスおよび垂直アドレスのカウントアツプをＡ／Ｄ
変換器のクロックに対して１ ／ ｎとする構成とした
ので、ｎ個の映像信号源の映像を同一のメモリ部に記録
できる。
したがって、メモリ部の映像信号を、例えば１台のビデ
オプリンタに供給してプリントすることにより、ｎ個の
映像信号源から供給された被写体の印画を１枚のハード
コピーとして得ることかで ・き、フオームの解析、検
討等に々Ｉ適である。
オプリンタに供給してプリントすることにより、ｎ個の
映像信号源から供給された被写体の印画を１枚のハード
コピーとして得ることかで ・き、フオームの解析、検
討等に々Ｉ適である。
第１図はこの発明の複数の映像信号の入力制御装置を採
用したビデオプリンタの一例を示すブロック図、第２図
は各メモリ部の構成を示すブロック図、第３図（ａ）、
（ｂ）、（ｃ）および（ｄ）は映像を示す図、第４図は
プリントされた映像を示す図、第５図は従来のフオーム
を解析する場合の一例を示す概略図である。 図中、２はビデオアンプ、３はＡ／Ｄ変換器、４Ａ〜４
Ｄはメモリ部、５はデータ変換器、６はサーマルヘッド
、７は印画紙、９は同期信号発生器、ｌＯは高速スイッ
チャ、１１はタイミング回路、Ｐはプリンタ、Ｃｒ、Ｃ
ｓはビデオカメラを示す。 （ａ） Ｓ （ｂ） 洛鱒ゾ （ｃ） （ｄ） １申峡イ東 タ イ、イ斥４ 罪 プリントされＰ、瞭イ（（ｔ１図 第４図 １３図 し 第５図
用したビデオプリンタの一例を示すブロック図、第２図
は各メモリ部の構成を示すブロック図、第３図（ａ）、
（ｂ）、（ｃ）および（ｄ）は映像を示す図、第４図は
プリントされた映像を示す図、第５図は従来のフオーム
を解析する場合の一例を示す概略図である。 図中、２はビデオアンプ、３はＡ／Ｄ変換器、４Ａ〜４
Ｄはメモリ部、５はデータ変換器、６はサーマルヘッド
、７は印画紙、９は同期信号発生器、ｌＯは高速スイッ
チャ、１１はタイミング回路、Ｐはプリンタ、Ｃｒ、Ｃ
ｓはビデオカメラを示す。 （ａ） Ｓ （ｂ） 洛鱒ゾ （ｃ） （ｄ） １申峡イ東 タ イ、イ斥４ 罪 プリントされＰ、瞭イ（（ｔ１図 第４図 １３図 し 第５図
Claims (1)
- ｎ個の映像信号源から出力される映像信号を同期させる
同期信号発生器と、この同期信号発生器の同期信号に同
期して前記ｎ個の映像信号源の映像信号を１水平走査線
毎に切り換えて出力することができるスイッチ部と、こ
のスイッチ部が出力する映像信号をディジタル信号に変
換するＡ／Ｄ変換器と、ディジタル信号に変換された映
像信号を記録するメモリ部とを備え、前記メモリ部に映
像信号を取り込む際の水平アドレスおよび垂直アドレス
のカウントを前記Ａ／Ｄ変換器のクロックに対して１／
ｎとしたことを特徴とする複数の映像信号の入力制御装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61172884A JPS6331284A (ja) | 1986-07-24 | 1986-07-24 | 複数の映像信号の入力制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61172884A JPS6331284A (ja) | 1986-07-24 | 1986-07-24 | 複数の映像信号の入力制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6331284A true JPS6331284A (ja) | 1988-02-09 |
Family
ID=15950105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61172884A Pending JPS6331284A (ja) | 1986-07-24 | 1986-07-24 | 複数の映像信号の入力制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6331284A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030087806A (ko) * | 2002-05-10 | 2003-11-15 | 정성모 | 자동판매기의 동전투입장치 |
-
1986
- 1986-07-24 JP JP61172884A patent/JPS6331284A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030087806A (ko) * | 2002-05-10 | 2003-11-15 | 정성모 | 자동판매기의 동전투입장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6331284A (ja) | 複数の映像信号の入力制御装置 | |
| JPS62260483A (ja) | 複数画印刷装置 | |
| JP4525388B2 (ja) | 撮像信号記録装置 | |
| JP2785262B2 (ja) | タイトル画像発生装置 | |
| JPS61114682A (ja) | 画像処理回路 | |
| JPS5970377A (ja) | 内視鏡装置の画像信号処理装置 | |
| JPS6331283A (ja) | 複数の映像メモリ制御装置 | |
| JPS58162177A (ja) | スチルビデオカメラ | |
| JPS6428070U (ja) | ||
| JPH0652371B2 (ja) | フイルム読取機 | |
| JPH01194776A (ja) | 画像処理装置 | |
| JPH04315267A (ja) | 画像情報バッファ装置 | |
| JPH09298740A (ja) | 映像判定装置 | |
| JPS6298994A (ja) | プリント装置 | |
| JPS59126377A (ja) | 高速度撮像装置 | |
| JPS6055778A (ja) | 画像記録装置 | |
| JPS61143033U (ja) | ||
| JPH0286450A (ja) | ビデオプリンタ | |
| JPS63290754A (ja) | ビデオプリンタ | |
| JPH0437453B2 (ja) | ||
| JPH0198376A (ja) | 映像メモリ装置 | |
| JPS6033790A (ja) | 画像メモリ装置 | |
| JPH09298741A (ja) | 映像判定装置 | |
| JPH046972A (ja) | ビデオプリンタ | |
| JPH09238299A (ja) | ビューファインダー装置 |