JPS63316084A - 薄膜能動素子アレイの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は薄膜能動素子アレイの製造方法に係り、特に液
晶ディスプレイに好適な能動素子アレイの製造方法に関
する。

［従来の技術］ 薄膜能動素子アレイは１通常、薄膜トランジスタ（ＴＰ
Ｔ）やダイオードをＸＹに配線したアレイ状に形成され
、その配線端部の端子がフレキシブルプリントケーブル
（ＦＰＣ）等で外部回路に接続されている。その端子と
ＦＰＣの接続には、半田を使う方法や異方性導電シート
を使う方法が一般的に知られている。この内、後者は技
術的簡便であり、コスト面でも有利である。しかしなが
ら、配線金属と接続した場合、金属膜表面の酸化等のた
め接続不良が発生しやすいという問題がある。これに対
する代案として、金属酸化物膜（透明導電膜）を端子に
使用する方法があるが、金属酸化物自体が高抵抗である
ため、配線抵抗が増加するという問題があった。

また、能動素子アレイの形成工程において、ＸＹ配線を
完了した後、静電気により能動素子が破壊されるという
開運もあった。

この種の装置に関連するものとしては、例えば特開昭６
０−１２０３２２号、特開昭６０−１２０３２１号、特
開昭６０−１１１２２５号等がある。

［発明が解決しようとする問題点］ 異方導電性シートを使用した従来技術は、金属膜表面の
汚染による接触抵抗の増加や透明導電膜自体の抵抗によ
る接触抵抗の増加が配慮されておらず、配線抵抗が増加
してディスプレイとしての特性が劣化するという問題が
あった。

さらに、従来技術では、能動素子アレイの配線パターン
を形成後、静電気により能動素子が破壊されることにつ
いての対策がなされておらず、歩留が低下するという問
題があった。

本発明の目的は、工程数をまったく増加することなく、
上記の問題点を解決することにある。

［問題点を解決するための手段］ 上貼目的は、能動素子アレイの配線パターンを形成した
後、画素用透明導電膜パターンを形成する際に、端子部
上に透明導電膜パターンを形成し、さらに、端子を相互
に透明導電膜で接続するようにパターン化することで達
成される。

［作用］ 端子金属パターン上に形成された透明導電膜は金属膜表
面の酸化汚染等による高抵抗絶縁膜の形成を防止するた
め、異方性導電ゴムとの接続は確実性を増し、信頼性が
向上する。

また、透明導電膜パターンで配線を相互に接続すること
により、たとえ静電気により配線に高電圧が印加された
としても、能動素子自体には電圧が印加されないため、
静電破壊を若起することがない。

［実施例］ 以下１本発明の一実施例を第１図および第２図により説
明する。第１および第２図により説明する。第１図（ａ
）はＴＰＴと画素電極部、（ｂ）はゲート電極の端子部
、（ｅ）はソース・ドレイン電極（信号線）の端子部の
断面図である。これらの位置関係を第２図に示す。ここ
では、薄膜製動素子としてのａ−８ｉＴＰＴを使用した
例を示す。

まずガラス基板１上にゲート電極パターン２をＣｒによ
り形成した。次にＳｉＮをゲートＭ縁膜３゜ａ−８ｉを
半導体膜４として形成し、それぞれパターン化した。こ
の堆積とパターン化は通常のＰ−ＣＶＤ法とドライエツ
チング法によった。なお、ａ−８Ｌはｉとｎを積層して
２層に形成し、１層をコンタクト抵抗低減のために使用
するが、ここでは説明を簡単にするため１層として示し
た。

Ｃｒ５．ＡＱ６の２重膜をソース・ドレイン電極として
形成した。その後、第２図に示すようにＩＴＯ７を画素
電極として形成した。その際、ＩＴＯを各配線の端子部
上および、全端子を接続する形にパターンを残して形成
した。

その後、ＳｉＮ膜８をパッシベーション膜として堆積し
、ＴＰＴの光感度を低減させるために遮光膜としてＡＱ
等の金属膜ａを堆積し、ＴＰＴを被覆するようにパター
ン化した。最後に端子部上のＳｉＮ膜８をドライエツチ
ングにより除去し、ＴＦＴアレイ基板を完成した。

このＴＦＴアレイ基板を使用して液晶デバイスプレイパ
ネルを組み立て、基板周辺の透明導電膜による端子接続
部を第２図の一点鎖線部で機械的に切断除去した後、異
方性導電シートを使用してＦＰＣと接続し、外部駆動回
路に接続した。

このようにして得られた液晶ディスプレイの端子接続部
の信頼性は良好あり、寿命テストによる端子の接続不良
等は発生しなかった。

また、ＩＴＯにより各配線が短絡されているため、ＸＹ
配線パターン形成後能動素子アレイ静電気によるＴＰＴ
の破壊もなく、歩留の向上がみられた。

なお、ここで必要なＩＴＯの膜厚は数十Å以上であれば
、特に問題は発生しない。

［発明の効果］ 本発明によれば、端子部金属膜表面の汚染もしくは酸化
による絶縁性被膜の形成を防止できるため、端子接続の
信頼性が大幅に向上する。さらにそのために特に工程を
付加する必要がなく、画素電極形成時に同時に端子表面
保護が出来る。

さらに、ＴＰＴの配線形成直後に全端子を短絡するため
、静電気によりＴＰＴの破壊が防止されるという効果が
ある。

なお、ここでは、能動素子としてＴＰＴについてのみ記
載したが、これ以外の例えば、半導体ダイオード、ＭＩ
Ｍダイオードの場合も同様な効果が見られることは言う
までもない。

また、ＩＴＯでなく、Ｉｎ２０３ｔ　５ｎ０２でも同様
の効果が見られた。

【図面の簡単な説明】

第１図は本発明の一実施例の断面図であり、（ａ）はＴ
ＰＴと画素電極部、（ｂ）はゲート電極配線の端子部、
（Ｃ）はソース・ドレイン電極すなわち信号線の端子部
を示す。第２図はこれらの位置関係を示す平面図である
。 ２・・・ゲート電極、３・・・ゲート絶縁膜、４・・・
半導体膜、５・・・ソース・ドレイン電極用Ｃｒ、６・
・・ＡＱ、７・・・ＩＴＯ１８・・・パッシベーション
膜、９・・・遮光膜。

Claims (1)

【特許請求の範囲】
1. １、薄膜能動素子をスイッチ素子とするアクティブマト
   リクス形ディスプレイにおいて、能動素子ならびに能動
   素子用配線を形成後、画素電極用透明導電膜パターンを
   形成する際に、配線の外部接続端子上に透明電極パター
   ンを形成すると同時に、該端子を相互に透明電極パター
   ンで接続することを特徴とする薄膜能動素子アレイの製
   造方法。