JPS63316280A - 相関器 - Google Patents
相関器Info
- Publication number
- JPS63316280A JPS63316280A JP62151512A JP15151287A JPS63316280A JP S63316280 A JPS63316280 A JP S63316280A JP 62151512 A JP62151512 A JP 62151512A JP 15151287 A JP15151287 A JP 15151287A JP S63316280 A JPS63316280 A JP S63316280A
- Authority
- JP
- Japan
- Prior art keywords
- potential well
- signal
- depth
- charge storage
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor
- G06G7/19—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor for forming integrals of products, e.g. Fourier integrals, Laplace integrals or correlation integrals; for analysis or synthesis of functions using orthogonal functions
- G06G7/1907—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor for forming integrals of products, e.g. Fourier integrals, Laplace integrals or correlation integrals; for analysis or synthesis of functions using orthogonal functions using charge transfer devices
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Automatic Focus Adjustment (AREA)
- Focusing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、2信号の相関値を演算する相関器に関し、特
に相関値の演算処理をアナログ信号処理にて行なう相関
器に関する。
に相関値の演算処理をアナログ信号処理にて行なう相関
器に関する。
[従来技術]
一般に、2信号の相関値を求めるための演算式として次
式(1)が知られている。
式(1)が知られている。
H(,1り=
Σ l B(k )−R(k−1−1) l・・・・・
・(1)k=1 即ら、B(k)は一方の液滴n信号列、R(k十g−1
)は他方の被演算信号列であり、変数にの変化に応じて
順に2信号の差を求め、更にこれらの差の絶対値の総和
を求めることによって2信号の相関値H(!J)を算出
する。変数1は被演算信号R(k−1−1)とB(k)
との相対的な移動量(信号のずれ吊)を示す変数であり
、変数1を変更する毎にに=1〜nについての演算を繰
り返すことによって、相関値のパターンH(1)、H(
2)。
・(1)k=1 即ら、B(k)は一方の液滴n信号列、R(k十g−1
)は他方の被演算信号列であり、変数にの変化に応じて
順に2信号の差を求め、更にこれらの差の絶対値の総和
を求めることによって2信号の相関値H(!J)を算出
する。変数1は被演算信号R(k−1−1)とB(k)
との相対的な移動量(信号のずれ吊)を示す変数であり
、変数1を変更する毎にに=1〜nについての演算を繰
り返すことによって、相関値のパターンH(1)、H(
2)。
・・・H<fJ )を算出することがきる。この相関値
のパターン)−1(1)〜H(1)の変化を調べること
により2信号の位相差を検出することができる。
のパターン)−1(1)〜H(1)の変化を調べること
により2信号の位相差を検出することができる。
こうした手法は信号処理技術の分野で広く利用されるが
、具体例としてカメラの合焦状態を検出するための位相
差検出装置等に適用されており、従来の相関器を第8図
に示す位相差検出装置に適用した場合について説明する
こととする。まず構成を述べると、同図において、カメ
ラの倣形レンズ1の後方に位置するフィルム等何面2の
更に後方に、コンデンサレンズ3、セパレータレンズ4
及び位相差検出装置が順に配置され、位相差検出装置は
、セパレータレンズ4によって結像されろ1対の被写体
像を受光してこれを光電変換するCOD等のラインセン
サノ5,6と、該ラインセンサ5,6の各画素に光度分
布に応じて発生する電気信号に基づき合焦状態を判別す
る相関器7より構成されている。
、具体例としてカメラの合焦状態を検出するための位相
差検出装置等に適用されており、従来の相関器を第8図
に示す位相差検出装置に適用した場合について説明する
こととする。まず構成を述べると、同図において、カメ
ラの倣形レンズ1の後方に位置するフィルム等何面2の
更に後方に、コンデンサレンズ3、セパレータレンズ4
及び位相差検出装置が順に配置され、位相差検出装置は
、セパレータレンズ4によって結像されろ1対の被写体
像を受光してこれを光電変換するCOD等のラインセン
サノ5,6と、該ラインセンサ5,6の各画素に光度分
布に応じて発生する電気信号に基づき合焦状態を判別す
る相関器7より構成されている。
ラインセンサ5,6上の結像は、被写体像がフィルム等
価面より前方に位置する前ピン状態にあっては光軸8側
に近づき、逆に後ビン状態にあっては光軸8より遠ざか
り、合焦状態では前ピンと後ピンの中間の合焦位置とな
るので、相関器7が、夫々のラインセンサ5,6より発
生した電気信号に基づき、結像の光軸8よりの位置を検
出することで合焦状態を識別することができる。
価面より前方に位置する前ピン状態にあっては光軸8側
に近づき、逆に後ビン状態にあっては光軸8より遠ざか
り、合焦状態では前ピンと後ピンの中間の合焦位置とな
るので、相関器7が、夫々のラインセンサ5,6より発
生した電気信号に基づき、結像の光軸8よりの位置を検
出することで合焦状態を識別することができる。
ラインセンサ5,6上の結像の位置を自動的に検出する
ために上記式(1)に基づく相関演算の手法が用いられ
ている。即ち上記式(1)に基づく演nによりラインセ
ンサ5,6上の1対の結像の相関値を求め、相関値が最
大(又は最小)となる時の相対移動量1を調べることに
よって2信号B (k)とR(k−1−1)との位置ず
れ(合焦状態)を識別する。
ために上記式(1)に基づく相関演算の手法が用いられ
ている。即ち上記式(1)に基づく演nによりラインセ
ンサ5,6上の1対の結像の相関値を求め、相関値が最
大(又は最小)となる時の相対移動量1を調べることに
よって2信号B (k)とR(k−1−1)との位置ず
れ(合焦状態)を識別する。
例えば、上記式(1)のB(k)はうインセンサ5の各
画素より得られる電気信号列、RCk十ρ−1)はライ
ンセンサ6の各画素より1t′4られる電気信号列に対
応しており、変数にはこれらの画素の配列を示すことと
なる。そして、変数ρを1ないし適宜の数まで変化させ
る毎に信号B(k)、R(k−1−1)について上記式
(1)の演算を行なえば、第8図に示すような相関値の
パターンH(1) 、 H(2)、・・・、 H(j
)が得られ、例えば、相関値H(4)が最大値となる場
合〔同図(a)〕に合焦状態であると予め設定しておき
、これよりずれた位置での相関値が最大となれば〔同図
(b)。
画素より得られる電気信号列、RCk十ρ−1)はライ
ンセンサ6の各画素より1t′4られる電気信号列に対
応しており、変数にはこれらの画素の配列を示すことと
なる。そして、変数ρを1ないし適宜の数まで変化させ
る毎に信号B(k)、R(k−1−1)について上記式
(1)の演算を行なえば、第8図に示すような相関値の
パターンH(1) 、 H(2)、・・・、 H(j
)が得られ、例えば、相関値H(4)が最大値となる場
合〔同図(a)〕に合焦状態であると予め設定しておき
、これよりずれた位置での相関値が最大となれば〔同図
(b)。
(C)〕、ピントのずれとそのずれ吊を1−4までの位
相差として検出することができるようになっている。
相差として検出することができるようになっている。
かかる演算を行なうための従来の相関器7の構成を第7
図に示している。ラインセンサ5,6の各画素より発生
したアナログの電気信号を、Δ/D変換器9によって例
えば8ビツトのディジタルデータに変換し、マイクロコ
ンピュータ10を介して一旦RA M (Randal
llAccess Memory) 11に記憶させ、
その後これらの記憶されたディジタルデータに基づいて
上記式(1)の演算を行なうようになっている。
図に示している。ラインセンサ5,6の各画素より発生
したアナログの電気信号を、Δ/D変換器9によって例
えば8ビツトのディジタルデータに変換し、マイクロコ
ンピュータ10を介して一旦RA M (Randal
llAccess Memory) 11に記憶させ、
その後これらの記憶されたディジタルデータに基づいて
上記式(1)の演算を行なうようになっている。
[発明が解決しようとする問題点]
しかしながら、このような従来の相関器は、相関値の演
算をディジタル信号処理に行なっているので、高速かつ
高精度の演算を行なうためには高価な△/D変換器を必
要とする欠点がある。又、演口を行なうマイクロコンピ
ュータ等のビット数の制限に起因するまるめ誤差が生じ
て訓点精度の低下をIR来したり、演算処理のためのコ
ンビュータブ11グラム設計の負担が大ぎくなる等の問
題点があった。
算をディジタル信号処理に行なっているので、高速かつ
高精度の演算を行なうためには高価な△/D変換器を必
要とする欠点がある。又、演口を行なうマイクロコンピ
ュータ等のビット数の制限に起因するまるめ誤差が生じ
て訓点精度の低下をIR来したり、演算処理のためのコ
ンビュータブ11グラム設計の負担が大ぎくなる等の問
題点があった。
[問題点を解決するための手段]
本発明はこのような問題点に鑑みてなされたものであり
、被演算信号の相関値を高速かつ1度で演節すると共に
、簡素な構成にして1個の集積回路装置に収容すること
のでさる相関器を提供することを目的とする。
、被演算信号の相関値を高速かつ1度で演節すると共に
、簡素な構成にして1個の集積回路装置に収容すること
のでさる相関器を提供することを目的とする。
この目的を達成するため本発明は、一対の被演算信号の
差の絶対値の総和を相関値として演算する相関器におい
て、印加電圧に応じてポテンシャル井戸の深さが変化す
るインプット・ソースと、ゲート層に印加される信号の
電圧に応じてポテンシャル井戸の深さが変化すると共に
該インプット・ソースとの間で電荷の授受を行なうよう
に連設された第1の電荷蓄積素子と、ゲート層に印加さ
れる電圧に応じてポテンシャル井戸の深さが変化すると
共に該インプット・ソースのフェルミレベルとの間で電
荷の授受を行なうように連設された第3の電荷蓄積素子
と、ゲート層に印加される電圧に応じてポテンシャル井
戸の深さが変化すると共に該第3の電荷蓄積素子のポテ
ンシャル井戸との間で電荷の授受を行なうように連設さ
れた第4の電荷蓄積素子と、該第2、第4の電荷蓄積素
子のポテンシャル井戸より転送される電荷を蓄積するた
めのポテンシャル井戸を形成するフローティング・ディ
フュージョンとを有し、上記第1、第3の電荷蓄積素子
のゲート層に一方の被演算信号を、他方の被演算信号を
上記第2、第4の電荷蓄積素子のゲート層に夫々に供給
した後、インプット・ソースのフェルミレベルを一時的
に第1ないし第4の電荷蓄積素子のポテンシャル井戸の
深さより相対的に浅くして予め蓄積された電荷を第1な
いし第4の電荷蓄積素子のポテンシャル井戸へ流入させ
、第2又は第4の素子のポテンシャル井戸に残留する電
荷を上記被演算信号の差の絶対値として70−ティング
・ディフュージョンに蓄積させるように構成されたこと
を特徴とし、第1ないし第4の電荷蓄積素子のポテンシ
ャル井戸の深さによって被演算信号の差の絶対値をアナ
ログ処理にて行なうようにしたことを技術的要点とする
。
差の絶対値の総和を相関値として演算する相関器におい
て、印加電圧に応じてポテンシャル井戸の深さが変化す
るインプット・ソースと、ゲート層に印加される信号の
電圧に応じてポテンシャル井戸の深さが変化すると共に
該インプット・ソースとの間で電荷の授受を行なうよう
に連設された第1の電荷蓄積素子と、ゲート層に印加さ
れる電圧に応じてポテンシャル井戸の深さが変化すると
共に該インプット・ソースのフェルミレベルとの間で電
荷の授受を行なうように連設された第3の電荷蓄積素子
と、ゲート層に印加される電圧に応じてポテンシャル井
戸の深さが変化すると共に該第3の電荷蓄積素子のポテ
ンシャル井戸との間で電荷の授受を行なうように連設さ
れた第4の電荷蓄積素子と、該第2、第4の電荷蓄積素
子のポテンシャル井戸より転送される電荷を蓄積するた
めのポテンシャル井戸を形成するフローティング・ディ
フュージョンとを有し、上記第1、第3の電荷蓄積素子
のゲート層に一方の被演算信号を、他方の被演算信号を
上記第2、第4の電荷蓄積素子のゲート層に夫々に供給
した後、インプット・ソースのフェルミレベルを一時的
に第1ないし第4の電荷蓄積素子のポテンシャル井戸の
深さより相対的に浅くして予め蓄積された電荷を第1な
いし第4の電荷蓄積素子のポテンシャル井戸へ流入させ
、第2又は第4の素子のポテンシャル井戸に残留する電
荷を上記被演算信号の差の絶対値として70−ティング
・ディフュージョンに蓄積させるように構成されたこと
を特徴とし、第1ないし第4の電荷蓄積素子のポテンシ
ャル井戸の深さによって被演算信号の差の絶対値をアナ
ログ処理にて行なうようにしたことを技術的要点とする
。
[実 施 例]
以下、本発明による相関器の一実施例を図面と共に説明
する。
する。
まず、構成を第1図及び第2図に基づいて説明する。尚
、第1図は半導体集積回路技術によって!!J造される
場合の構造を示す上面図、第2図は第1図中のX−X線
矢視断面図である。第1図において、斜線部分12は半
導体基板の表面部分に形成されたアイソレーションであ
り、該アイソレーション12によって分離された一対の
演算領域△、Bが形成されている。
、第1図は半導体集積回路技術によって!!J造される
場合の構造を示す上面図、第2図は第1図中のX−X線
矢視断面図である。第1図において、斜線部分12は半
導体基板の表面部分に形成されたアイソレーションであ
り、該アイソレーション12によって分離された一対の
演算領域△、Bが形成されている。
第1の演算領域Δは半導体基板上に積層されたゲート酸
化膜層(図示せず)を介して積層され且つ長手方向に連
設されたゲート層13.14.15.16゜17を有し
、長手方向の両端にはインプット・ソース18と70−
ティング・ディフュージョン19が形成されている。第
2図において更に構造を説明すれば、ゲート層13〜1
7はポリシリコン等で形成されると共に、相隣接するゲ
ート層の側端が若干の商量をもって重なり合うように形
成されている。
化膜層(図示せず)を介して積層され且つ長手方向に連
設されたゲート層13.14.15.16゜17を有し
、長手方向の両端にはインプット・ソース18と70−
ティング・ディフュージョン19が形成されている。第
2図において更に構造を説明すれば、ゲート層13〜1
7はポリシリコン等で形成されると共に、相隣接するゲ
ート層の側端が若干の商量をもって重なり合うように形
成されている。
又、インプット・ソース18とフローティング・ディフ
ュージョン19はP型半導体基板の表面側に形成された
n+型不純物層から成っている。
ュージョン19はP型半導体基板の表面側に形成された
n+型不純物層から成っている。
一方、第2の演算領域Bも演算領域へと等しく相互に整
合された構造となっている。即ち、ゲート層20〜24
は演算領mAのゲート層13〜17に対応しており、イ
ンプット・ソース25、フローティング・ディフュージ
ョン26は夫々フローティング・ディフュージョン18
.19に対応した構造となっている。
合された構造となっている。即ち、ゲート層20〜24
は演算領mAのゲート層13〜17に対応しており、イ
ンプット・ソース25、フローティング・ディフュージ
ョン26は夫々フローティング・ディフュージョン18
.19に対応した構造となっている。
更に、インプット・ソース18.25はアルミニウム蒸
f? Ttの配線により制御iII端子27に共通接続
され、後述するプリセット信号Isが印加されるように
なっている。ゲート層13と21がアルミニウム蒸着や
ポリシリコン等の配線によって相互に接続され、ゲート
層14と20が同様に相互接続されている。そして、ゲ
ート層14.20は容量索子C1を介して第1の入力端
子28に接続され、グー1〜層13.21は容量索子C
2を介して第2の入力端子29に接続されている。更に
、容量索子C1,C2の夫々の出力側接点には抵抗30
.31と基準電圧源32.33から成る直流バイアス回
路が接続され、基準電圧源32の設定電圧を変えること
によりオフセット調節を行なうことができるようになっ
ている。尚、入力端子28.29は上記式(1)におけ
る2信号に相当する液滴鈴信号が供給されるが、詳しく
は後述する。
f? Ttの配線により制御iII端子27に共通接続
され、後述するプリセット信号Isが印加されるように
なっている。ゲート層13と21がアルミニウム蒸着や
ポリシリコン等の配線によって相互に接続され、ゲート
層14と20が同様に相互接続されている。そして、ゲ
ート層14.20は容量索子C1を介して第1の入力端
子28に接続され、グー1〜層13.21は容量索子C
2を介して第2の入力端子29に接続されている。更に
、容量索子C1,C2の夫々の出力側接点には抵抗30
.31と基準電圧源32.33から成る直流バイアス回
路が接続され、基準電圧源32の設定電圧を変えること
によりオフセット調節を行なうことができるようになっ
ている。尚、入力端子28.29は上記式(1)におけ
る2信号に相当する液滴鈴信号が供給されるが、詳しく
は後述する。
次に、グー1〜層15と22、ゲート層16と23、グ
ー1〜層17ど24が夫々接続され、ゲートFJ15.
22にはゲート駆動信号φ 1、ゲート層16.23に
はゲート駆動信号φ2、ゲート層17.24には出力制
御信号ODが印加され、これらの信号、φ 1.φ 2
.ODの電圧に応じてゲート層15〜17.22〜24
の下にポテンシャル井戸を形成することによって長手方
向へ電荷を転送する電荷転送デバイス(COD)が構成
されている。
ー1〜層17ど24が夫々接続され、ゲートFJ15.
22にはゲート駆動信号φ 1、ゲート層16.23に
はゲート駆動信号φ2、ゲート層17.24には出力制
御信号ODが印加され、これらの信号、φ 1.φ 2
.ODの電圧に応じてゲート層15〜17.22〜24
の下にポテンシャル井戸を形成することによって長手方
向へ電荷を転送する電荷転送デバイス(COD)が構成
されている。
フローティング・ディフュージョン19.26はアルミ
ニウム蒸着等による配線で共通接続され、その共通接点
Pはリセット回路を形成するMOSトランジスタ34に
接続されると共に、ソース・ホロワ回路を形成するMo
8 t−ランジスタ35を介して出力端子36に接続さ
れている。叩らMo8 j−シンジスタ34のドレイン
が接点Pに接続され、ソースにはりセラ[・電圧Vpが
印加され、ゲートに印加されるリセット信号R8によっ
て導通するとフローティング・ディフュージョン19.
26の電位をリセット電圧vpに設定するようになって
いる。又、MoSトランジスタ35のソースは電源vD
Dが印加され、ドレインは抵抗37を介してアースに接
続されると共に出力端子36に接続している。
ニウム蒸着等による配線で共通接続され、その共通接点
Pはリセット回路を形成するMOSトランジスタ34に
接続されると共に、ソース・ホロワ回路を形成するMo
8 t−ランジスタ35を介して出力端子36に接続さ
れている。叩らMo8 j−シンジスタ34のドレイン
が接点Pに接続され、ソースにはりセラ[・電圧Vpが
印加され、ゲートに印加されるリセット信号R8によっ
て導通するとフローティング・ディフュージョン19.
26の電位をリセット電圧vpに設定するようになって
いる。又、MoSトランジスタ35のソースは電源vD
Dが印加され、ドレインは抵抗37を介してアースに接
続されると共に出力端子36に接続している。
次に、かかる構成の相関器の作動を第3図ないし第5図
と共に説明する。尚、被演算信号の一方を第1の入力端
子28に、他方の信号を第2の入力端子29に供給し、
そして、被演算信号は予め決められたタイミングに同期
して供給されるものとする。より具体的な例を述べれば
、カメラの位相差検出装置に適用した場合には、第7図
におけろうインセンサ5に発生した信号を所定のタイミ
ングで順次に入り端子28へ供給し、ラインセンサ6に
発生した信号を同じタイミングで順次に入力端子29へ
供給し、いずれもアナログ信号のまま供給する。尚説明
上、該タイミング毎に供給される被演算信号を夫々R(
i )、 B(i )で示すものとする。
と共に説明する。尚、被演算信号の一方を第1の入力端
子28に、他方の信号を第2の入力端子29に供給し、
そして、被演算信号は予め決められたタイミングに同期
して供給されるものとする。より具体的な例を述べれば
、カメラの位相差検出装置に適用した場合には、第7図
におけろうインセンサ5に発生した信号を所定のタイミ
ングで順次に入り端子28へ供給し、ラインセンサ6に
発生した信号を同じタイミングで順次に入力端子29へ
供給し、いずれもアナログ信号のまま供給する。尚説明
上、該タイミング毎に供給される被演算信号を夫々R(
i )、 B(i )で示すものとする。
第3図は演算処理のための制御信号Is、R8゜φ 1
.φ2.oGのタイミングチャートであり、適宜の時点
1 −17における第1の演算領域Aのポテンシャル・
プロフィールを第4図に、第2の演鈴領1tiBのポテ
ンシャル・プロフィールを第5図に夫々示している。
.φ2.oGのタイミングチャートであり、適宜の時点
1 −17における第1の演算領域Aのポテンシャル・
プロフィールを第4図に、第2の演鈴領1tiBのポテ
ンシャル・プロフィールを第5図に夫々示している。
まず、演算を開始すると、リセット信号R3が一定期間
だけ“ト1”レベルに反転しく時刻1=t 1)、MO
Sトランジスタ34がオンすることによって70−ティ
ング・ディフュージョン19.26に電圧Vpを印加す
る。これにより、第4図及び第5図に示すように夫々の
フローティング・ディフュージョン19.26の下に所
定の深さのポテンシャル井戸19 a、 26 aが形
成されろ。次に、被演算信号の最初の組R(1)、 B
(1)を入力端子28.29に印加すると、第4図(a
)及び第5図(a )に示すように、ゲート層13.
14.20.21の下に信号R(1)、Bfl)の電圧
レベルに相当する深さのポテンシャル井戸13 a、
14 a、 20 a、 21 aが形成される。
だけ“ト1”レベルに反転しく時刻1=t 1)、MO
Sトランジスタ34がオンすることによって70−ティ
ング・ディフュージョン19.26に電圧Vpを印加す
る。これにより、第4図及び第5図に示すように夫々の
フローティング・ディフュージョン19.26の下に所
定の深さのポテンシャル井戸19 a、 26 aが形
成されろ。次に、被演算信号の最初の組R(1)、 B
(1)を入力端子28.29に印加すると、第4図(a
)及び第5図(a )に示すように、ゲート層13.
14.20.21の下に信号R(1)、Bfl)の電圧
レベルに相当する深さのポテンシャル井戸13 a、
14 a、 20 a、 21 aが形成される。
例えば、信号R(1)、 Bfl )の電圧がR(1)
>B(1)の関係にある場合には、図示するようにポテ
ン シャル井戸14 a、 20 aがポテンシャル井
戸13 a、 21 aよりも深くなる。
>B(1)の関係にある場合には、図示するようにポテ
ン シャル井戸14 a、 20 aがポテンシャル井
戸13 a、 21 aよりも深くなる。
次にプリセット信号Isが所定期間だけ゛L″レベルに
反転し、フローティング・ディフュージョン18.25
の下のポテンシャル井戸18 a、 25 aを浅くす
ることにより、このポテンシャル引戸18a。
反転し、フローティング・ディフュージョン18.25
の下のポテンシャル井戸18 a、 25 aを浅くす
ることにより、このポテンシャル引戸18a。
25 aに蓄積されている電荷を、第4図(b)、第5
図(b )の矢印で示すように、ポテンシャル井戸13
a、 14 a、 20 a、 21 aの側へ流入
させ(時刻t3)、再びプリセット信号Isをl」″レ
ベルにすることによってポテンシャル井戸18 a、
25 aを深くする(時刻t4)。この一連の作用によ
り、演q領域△のポテンシャル井戸14 aにはポテン
シャル井戸13 aが浅い分だけの電荷q(1)が残留
し、他方の領域Bのポテンシャル井戸20 a、 21
aの電荷は全てポテンシャル井戸25 aへ戻ること
となる。
図(b )の矢印で示すように、ポテンシャル井戸13
a、 14 a、 20 a、 21 aの側へ流入
させ(時刻t3)、再びプリセット信号Isをl」″レ
ベルにすることによってポテンシャル井戸18 a、
25 aを深くする(時刻t4)。この一連の作用によ
り、演q領域△のポテンシャル井戸14 aにはポテン
シャル井戸13 aが浅い分だけの電荷q(1)が残留
し、他方の領域Bのポテンシャル井戸20 a、 21
aの電荷は全てポテンシャル井戸25 aへ戻ること
となる。
即ち、ポテンシャル1r戸13 a、 14 aの深さ
は被演算信号R(1)、 B(1)の電圧に比例するの
で、残留した電荷q(1)は信号R(1)、 B(1)
の差の絶対値に比例したMとなる。
は被演算信号R(1)、 B(1)の電圧に比例するの
で、残留した電荷q(1)は信号R(1)、 B(1)
の差の絶対値に比例したMとなる。
次に、時刻t5において、ゲート駆動信号φ1がパ1」
”レベルに反転すると、第4図(C)、第5図(C)に
示すように、ゲート層15.22の下のポテンシャル井
戸15 a、 22 aが深くなり、ポテンシャル井戸
14 aに残留した電荷q(1)はゲート層16の下の
ポテンシャル井戸16 aへ転送される。尚、第5図(
C)に示すように第2の演算領域Bにおいては転送され
るべき電荷が存在しないのでポテンシャル井戸23 a
は空状態となる。
”レベルに反転すると、第4図(C)、第5図(C)に
示すように、ゲート層15.22の下のポテンシャル井
戸15 a、 22 aが深くなり、ポテンシャル井戸
14 aに残留した電荷q(1)はゲート層16の下の
ポテンシャル井戸16 aへ転送される。尚、第5図(
C)に示すように第2の演算領域Bにおいては転送され
るべき電荷が存在しないのでポテンシャル井戸23 a
は空状態となる。
再びゲート駆動信号φ 1が″「″レベルとなると(時
刻t6)、第4図(d)、第5図(d)に示すようにポ
テンシャル井戸15 a、 22 aは浅くなり、電荷
q(1)がボテフシ1フル井戸16 aに保持される。
刻t6)、第4図(d)、第5図(d)に示すようにポ
テンシャル井戸15 a、 22 aは浅くなり、電荷
q(1)がボテフシ1フル井戸16 aに保持される。
次に、ゲート駆動信号φ2が゛L″レベル、出力制御信
号OGが“1」”レベルに反転して(I時刻t7)、ゲ
ート[17,24の下のボテシラ1!ル片戸17 a、
24 aが深くなると共にポテンシャル井戸16 a
、 23 aが浅くなるので、第4図(e)、第5図(
e )に示すように電荷q(1)がポテンシャル井戸1
9 aに転送される。そして制御信号IS、φ 1゜φ
2.OGが再び時刻t 2と同じ電圧レベルに復帰する
ことにより、ポテンシャル井戸15 a、 17 a。
号OGが“1」”レベルに反転して(I時刻t7)、ゲ
ート[17,24の下のボテシラ1!ル片戸17 a、
24 aが深くなると共にポテンシャル井戸16 a
、 23 aが浅くなるので、第4図(e)、第5図(
e )に示すように電荷q(1)がポテンシャル井戸1
9 aに転送される。そして制御信号IS、φ 1゜φ
2.OGが再び時刻t 2と同じ電圧レベルに復帰する
ことにより、ポテンシャル井戸15 a、 17 a。
22 a、 24 aが浅くなって遮断状態となるので
、電Iq(1)はポテンシャル井戸19 aに保持され
、他方のポテンシャル井戸26 aへの電荷の転送がな
かったこととなる。
、電Iq(1)はポテンシャル井戸19 aに保持され
、他方のポテンシャル井戸26 aへの電荷の転送がな
かったこととなる。
第4図(a )〜(e )と第5図(a )〜(e )
は被演算信号がR(1)>8(1)の関係にある場合に
ついて示しているが、逆にR(1)<B(1)の場合に
は、第4図(a )〜(e )に示したポテンシャル・
プロフィールが第2の演算領域Bに対応し、第5図(a
)〜(e )に示したポテンシャル・プロフィールが
第1の演口領1ii!Aのちのとなる。したがって、R
(1)<8(1)の場合には、8(1)−R(1)に比
例する電荷q’(1)がポテンシャル井戸26 aへ転
送され、ポテンシャル井戸19 aへの電荷の流入は無
くなる。
は被演算信号がR(1)>8(1)の関係にある場合に
ついて示しているが、逆にR(1)<B(1)の場合に
は、第4図(a )〜(e )に示したポテンシャル・
プロフィールが第2の演算領域Bに対応し、第5図(a
)〜(e )に示したポテンシャル・プロフィールが
第1の演口領1ii!Aのちのとなる。したがって、R
(1)<8(1)の場合には、8(1)−R(1)に比
例する電荷q’(1)がポテンシャル井戸26 aへ転
送され、ポテンシャル井戸19 aへの電荷の流入は無
くなる。
そして、次のタイミングで入力された被演算信号R(2
)、 B(2)についても大小関係に応じて同様に処理
され、その差の絶対値I R(2)−8(2)1に比例
する電荷が先の電荷q(1)又はq’(1)に加えられ
、ポテンシャル井戸19 a又は26 aに保持される
こととなる。尚、りけット信号R3は演算のfliI始
時点t1のみで″トじとなるが、所定数の液滴n信号に
ついての相関値演口が完了するまで“l−”レベルであ
るので、フローティング・ディフュージョン19.26
の電位は、ポテンシャル井戸19 a、 26 aに保
持される電荷量の増加にともなって変化することとなる
。
)、 B(2)についても大小関係に応じて同様に処理
され、その差の絶対値I R(2)−8(2)1に比例
する電荷が先の電荷q(1)又はq’(1)に加えられ
、ポテンシャル井戸19 a又は26 aに保持される
こととなる。尚、りけット信号R3は演算のfliI始
時点t1のみで″トじとなるが、所定数の液滴n信号に
ついての相関値演口が完了するまで“l−”レベルであ
るので、フローティング・ディフュージョン19.26
の電位は、ポテンシャル井戸19 a、 26 aに保
持される電荷量の増加にともなって変化することとなる
。
以トの動作を所定数の組合せの信号R(1)〜R(n>
、B(1)〜B (n)について行なうと次式(2)に
示すようにポテンシャル井戸19 a、 26 aに蓄
えられる電荷Q(1)は、 Q(1)=Σ l B(i )−R(i N ・・・
・・・(2)i=1 となる。そして、この電荷ff1Q(1)に比例する電
圧が第1図の共通接点Pに発生し、ソースホロワ回路を
構成するMOSトランジスタ35を介して出力端子3B
に出力され、この電圧は上記式(1)において1=1と
した時の相関値H(1)に等しくなる。
、B(1)〜B (n)について行なうと次式(2)に
示すようにポテンシャル井戸19 a、 26 aに蓄
えられる電荷Q(1)は、 Q(1)=Σ l B(i )−R(i N ・・・
・・・(2)i=1 となる。そして、この電荷ff1Q(1)に比例する電
圧が第1図の共通接点Pに発生し、ソースホロワ回路を
構成するMOSトランジスタ35を介して出力端子3B
に出力され、この電圧は上記式(1)において1=1と
した時の相関値H(1)に等しくなる。
次に、液滴輝信号R(i +、 B(i )の相対移動
量を1ずらして同様の演口を行なえば、ポテンシャル井
戸19 a、 26 aに蓄えられる電荷Q(2)は、
Q(2)=Σ IB(i)−R(i−+−g−1)1i
=1 ・・・・・・・・・・・・ (3) となり、上記式(1)において1=2とした場合の相関
値H(2)が得られることとなる。したがって相対移動
はを順次更新しつつ同様の演算を繰返えゼば、 Q(!J)= Σ IB(i)−R(i十g−1>1・・・(4)1=
1 となり、上記式(1)に等しい相関値のパターンを出力
端子36より求めることができる。
量を1ずらして同様の演口を行なえば、ポテンシャル井
戸19 a、 26 aに蓄えられる電荷Q(2)は、
Q(2)=Σ IB(i)−R(i−+−g−1)1i
=1 ・・・・・・・・・・・・ (3) となり、上記式(1)において1=2とした場合の相関
値H(2)が得られることとなる。したがって相対移動
はを順次更新しつつ同様の演算を繰返えゼば、 Q(!J)= Σ IB(i)−R(i十g−1>1・・・(4)1=
1 となり、上記式(1)に等しい相関値のパターンを出力
端子36より求めることができる。
このように、この実施例によれば、極めて簡素な構成に
して相関値のパターンを演算することができ、又、従来
のように被演算信号をディジタル信号に変換してから差
と絶対値を求めるための演のをしないので、処理速度が
速く、しかも、ダイナミックレンジを拡げることができ
る。更に半導体集積回路技術を適用して@l造すれば、
第1.第2の演算領域A、Bのマツチングを良くするこ
とができるので、極めて優れた演算精度を得ることがで
きる。
して相関値のパターンを演算することができ、又、従来
のように被演算信号をディジタル信号に変換してから差
と絶対値を求めるための演のをしないので、処理速度が
速く、しかも、ダイナミックレンジを拡げることができ
る。更に半導体集積回路技術を適用して@l造すれば、
第1.第2の演算領域A、Bのマツチングを良くするこ
とができるので、極めて優れた演算精度を得ることがで
きる。
尚、説明の都合上、カメラの自、動態点検出のための位
相差検出装置゛に適用した場合につい゛C説明したが、
これに限定することなく、2信号の相関値を検出する手
段として広い分野で利用することができることは言うま
でもない。
相差検出装置゛に適用した場合につい゛C説明したが、
これに限定することなく、2信号の相関値を検出する手
段として広い分野で利用することができることは言うま
でもない。
[発明の効果]
以上説明したように本発明によれば、被演算信号が供給
される一対の電荷蓄積素子を有し、電荷蓄積素子に形成
されるポテンシャル井戸に所定の電荷を流入させたとき
に、該ポテンシャル井戸の深さに応じて残留する電荷を
液溜の信号の差の絶対値として検出することができるよ
うにしたので、被演算信号の相関演算をアナログ信号の
ままで処理することが可能となり、その結果、演t’r
速度及び精度の向上を図ることができる。更に構成が極
めて簡素となる等の優れた効果を有する。
される一対の電荷蓄積素子を有し、電荷蓄積素子に形成
されるポテンシャル井戸に所定の電荷を流入させたとき
に、該ポテンシャル井戸の深さに応じて残留する電荷を
液溜の信号の差の絶対値として検出することができるよ
うにしたので、被演算信号の相関演算をアナログ信号の
ままで処理することが可能となり、その結果、演t’r
速度及び精度の向上を図ることができる。更に構成が極
めて簡素となる等の優れた効果を有する。
第1図は本発明による位相差検出装置の一実施例の構造
を示す上面図、第2図は第1図におけるX−X線矢視縦
断面図、第3図はこの実施例の作動を説明するためのタ
イジングチ1フート、第4図は第1図中の第1のpg領
領域作動を説明するため第3図のタイミングチャートに
対応して示したポテンシャル・プロフィール、第5図は
第1図中の第2の演算領域の作動を説明するため第3図
のタイミングチャートに対応して示したポテンシャル・
プロフィール、第6図は位相差検出装置をカメラの自動
焦点検出装置に適用した場合の従来例を示すブロック図
、第7図は従来の位相差検出装置の構成を示すブロック
図、第8図は第6図の自動焦点検出装置における合焦状
態検出の原理を示す説明図である。 18.25:インプット・ソース 19.26:フローティング・ディフコ−ジョン13〜
17.20〜24:ゲート層 28、29:入力端子 34、35: MOS トランジスタ 36:出力端子 138〜19 a、 20 a 〜26 a:ポテンシ
ャル井戸代 理 人 弁理士 (8107)佐々木
清 隆(ばか3名) 第3図 第 4 図 第 5 図 第 6 図 第 7 図 ′7X 8 図 ノlIG 手続補正店 昭和62年 8月 6日
を示す上面図、第2図は第1図におけるX−X線矢視縦
断面図、第3図はこの実施例の作動を説明するためのタ
イジングチ1フート、第4図は第1図中の第1のpg領
領域作動を説明するため第3図のタイミングチャートに
対応して示したポテンシャル・プロフィール、第5図は
第1図中の第2の演算領域の作動を説明するため第3図
のタイミングチャートに対応して示したポテンシャル・
プロフィール、第6図は位相差検出装置をカメラの自動
焦点検出装置に適用した場合の従来例を示すブロック図
、第7図は従来の位相差検出装置の構成を示すブロック
図、第8図は第6図の自動焦点検出装置における合焦状
態検出の原理を示す説明図である。 18.25:インプット・ソース 19.26:フローティング・ディフコ−ジョン13〜
17.20〜24:ゲート層 28、29:入力端子 34、35: MOS トランジスタ 36:出力端子 138〜19 a、 20 a 〜26 a:ポテンシ
ャル井戸代 理 人 弁理士 (8107)佐々木
清 隆(ばか3名) 第3図 第 4 図 第 5 図 第 6 図 第 7 図 ′7X 8 図 ノlIG 手続補正店 昭和62年 8月 6日
Claims (1)
- 【特許請求の範囲】 一対の被演算信号の差の絶対値の総和を相関値として演
算する相関器において、 印加電圧に応じてポテンシャル井戸の深さが変化するイ
ンプット・ソースと、 ゲート層に印加される信号の電圧に応じてポテンシャル
井戸の深さが変化すると共に該インプット・ソースとの
間で電荷の授受を行なうように連設された第1の電荷蓄
積素子と、 ゲート層に印加される電圧に応じてポテンシャル井戸の
深さが変化すると共に該インプット・ソースのフェルミ
レベルとの間で電荷の授受を行なうように連設された第
3の電荷蓄積素子と、ゲート層に印加される電圧に応じ
てポテンシャル井戸の深さが変化すると共に該第3の電
荷蓄積素子のポテンシャル井戸との間で電荷の授受を行
なうように連設された第4の電荷蓄積素子と、該第2、
第4の電荷蓄積素子のポテンシャル井戸より転送される
電荷を蓄積するためのポテンシャル井戸を形成するフロ
ーティング・ディフュージョンとを有し、 上記第1、第3の電荷蓄積素子のゲート層に一方の被演
算信号を、他方の被演算信号を上記第2、第4の電荷蓄
積素子のゲート層に夫々供給した後、インプット・ソー
スのフェルミレベルを一時的に第1ないし第4の電荷蓄
積素子のポテンシャル井戸の深さより相対的に浅くして
予め蓄積された電荷を第1ないし第4の電荷蓄積素子の
ポテンシャル井戸へ流入させ、第2又は第4の素子のポ
テンシャル井戸に残留する電荷を上記被演算信号の差の
絶対値として第2のフローティング・ディフュージョン
に蓄積させるように構成されたことを特徴とする相関器
。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62151512A JPS63316280A (ja) | 1987-06-19 | 1987-06-19 | 相関器 |
| US07/207,972 US4833636A (en) | 1987-06-19 | 1988-06-17 | Analog, two signal correlator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62151512A JPS63316280A (ja) | 1987-06-19 | 1987-06-19 | 相関器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63316280A true JPS63316280A (ja) | 1988-12-23 |
| JPH0550032B2 JPH0550032B2 (ja) | 1993-07-27 |
Family
ID=15520131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62151512A Granted JPS63316280A (ja) | 1987-06-19 | 1987-06-19 | 相関器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4833636A (ja) |
| JP (1) | JPS63316280A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5113365A (en) * | 1989-05-16 | 1992-05-12 | Massachusetts Institute Of Technology | Method and charge coupled apparatus for algorithmic computations |
| FR2657976B1 (fr) * | 1990-02-02 | 1994-07-01 | Thomson Csf | Processeur optique de signaux comportant un dispositif a transfert de charges, notamment suppresseur de biais pour correlateur a integration temporelle. |
| US5030953A (en) * | 1990-07-11 | 1991-07-09 | Massachusetts Institute Of Technology | Charge domain block matching processor |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5156156A (ja) * | 1974-09-17 | 1976-05-17 | Westinghouse Electric Corp | |
| US4079238A (en) * | 1975-10-24 | 1978-03-14 | Westinghouse Electric Corporation | Dual-CCD, real-time, fully-analog correlator |
| US4509181A (en) * | 1982-05-28 | 1985-04-02 | Rca Corporation | CCD charge substraction arrangement |
| US4639678A (en) * | 1983-12-30 | 1987-01-27 | International Business Machines Corporation | Absolute charge difference detection method and structure for a charge coupled device |
-
1987
- 1987-06-19 JP JP62151512A patent/JPS63316280A/ja active Granted
-
1988
- 1988-06-17 US US07/207,972 patent/US4833636A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4833636A (en) | 1989-05-23 |
| JPH0550032B2 (ja) | 1993-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4686648A (en) | Charge coupled device differencer | |
| EP0080732A2 (en) | Semiconductor analog switch circuit using MOS transistors | |
| US4528684A (en) | Charge-coupled device output circuit | |
| CA2077952A1 (en) | Descrete phase shift mask writing | |
| KR100560309B1 (ko) | 씨모스 이미지 센서 및 그 광 칼라 감도 감지 방법 | |
| JPS63316280A (ja) | 相関器 | |
| JPS59132669A (ja) | 電荷転送装置 | |
| US4527199A (en) | Solid state image pick-up device | |
| US4084256A (en) | Sampled data analog multiplier apparatus | |
| JPH02183678A (ja) | 電荷検出回路の駆動方法 | |
| US5008696A (en) | Phase difference detecting apparatus | |
| US4133099A (en) | Method of manufacturing a charge transfer device | |
| US4945377A (en) | Phase difference detecting apparatus | |
| JPS55124878A (en) | Pattern recognition system | |
| JPH01229212A (ja) | 位相差検出装置 | |
| KR970010687B1 (ko) | 쌍방형 전하결합소자 | |
| JPH09274133A (ja) | 相関器と画像相関器、信号加算器、画像処理回路及びこれらを用いた自動焦点カメラ | |
| JPS62126672A (ja) | 電荷転送装置の製造方法 | |
| CA1234917A (en) | Input structure for charge coupled devices with controllable input bias | |
| JPS56162886A (en) | Solid state image pickup device | |
| KR100842884B1 (ko) | 반도체소자의 제조 방법 | |
| JPH01229569A (ja) | 位相差検出装置 | |
| JPH0340322B2 (ja) | ||
| JPH01230012A (ja) | 自動焦点調整装置 | |
| JPWO1996030854A1 (ja) | 半導体演算回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |