JPS6332303B2 - - Google Patents
Info
- Publication number
- JPS6332303B2 JPS6332303B2 JP55174604A JP17460480A JPS6332303B2 JP S6332303 B2 JPS6332303 B2 JP S6332303B2 JP 55174604 A JP55174604 A JP 55174604A JP 17460480 A JP17460480 A JP 17460480A JP S6332303 B2 JPS6332303 B2 JP S6332303B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- state change
- pulse
- data
- change detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【発明の詳細な説明】
本発明は、データ伝送用受信回路に関し、特
に、その回路構成を従来に比して格段に簡単化し
たものである。
に、その回路構成を従来に比して格段に簡単化し
たものである。
従来のデータ伝送用受信回路は、第１図に示す
ように構成されており、データを構成するパルス
コード信号のフレーム同期パターンを検出する同
期パターン検出回路と、フレーム同期パターンに
引続く順次のビツトパルス列をフレーム単位に区
切つて直列−並列変換するためのサンプリングパ
ルス発生回路とが、それぞれ別個の回路により構
成されていた。すなわち、図示の回路構成におい
ては、入力データとしての第３図Ａに示すような
パルスコード列信号を、波形整形同期化回路１を
介し、同期パターン検出回路２に導いて、そのパ
ルスコード信号中の同期パターンを検出すると第
３図Ｂに示すように同期OK信号を発生させてサ
ンプリングパルス発生回路３に印加し、第３図Ｃ
に示すようにサンプリングパルスを発生させて直
列−並列変換回路４に供給する。その直列−並列
変換回路４においては、供給されたサンプリング
パルスをシフトパルスにして波形整形同期化回路
１からの入力パルスコード信号を順次に受入れて
シフトさせ、その入力パルスコード信号における
各フレーム所定のビツト数に達したときに、サン
プリングパルスを供給された直列−並列変換完了
検出回路５から送出する書込み（WT）パルスに
応じ、１フレーム分のパルスコード信号を各ビツ
ト並列に読出し、データとしてバツフアメモリ７
に供給する。そのバツフアメモリ７においては、
供給された書込みパルスを順次に計数してその計
数結果により入力パルスコード信号の順次のフレ
ームに対するメモリアドレスを決める書込みパル
ス計数回路６からのアドレス信号が指定したメモ
リアドレスに、書込みパルスに応じて入力データ
を一時記憶し、共通バス９を介してデータ処理回
路８その他に供給するというような動作が行なわ
れていた。
ように構成されており、データを構成するパルス
コード信号のフレーム同期パターンを検出する同
期パターン検出回路と、フレーム同期パターンに
引続く順次のビツトパルス列をフレーム単位に区
切つて直列−並列変換するためのサンプリングパ
ルス発生回路とが、それぞれ別個の回路により構
成されていた。すなわち、図示の回路構成におい
ては、入力データとしての第３図Ａに示すような
パルスコード列信号を、波形整形同期化回路１を
介し、同期パターン検出回路２に導いて、そのパ
ルスコード信号中の同期パターンを検出すると第
３図Ｂに示すように同期OK信号を発生させてサ
ンプリングパルス発生回路３に印加し、第３図Ｃ
に示すようにサンプリングパルスを発生させて直
列−並列変換回路４に供給する。その直列−並列
変換回路４においては、供給されたサンプリング
パルスをシフトパルスにして波形整形同期化回路
１からの入力パルスコード信号を順次に受入れて
シフトさせ、その入力パルスコード信号における
各フレーム所定のビツト数に達したときに、サン
プリングパルスを供給された直列−並列変換完了
検出回路５から送出する書込み（WT）パルスに
応じ、１フレーム分のパルスコード信号を各ビツ
ト並列に読出し、データとしてバツフアメモリ７
に供給する。そのバツフアメモリ７においては、
供給された書込みパルスを順次に計数してその計
数結果により入力パルスコード信号の順次のフレ
ームに対するメモリアドレスを決める書込みパル
ス計数回路６からのアドレス信号が指定したメモ
リアドレスに、書込みパルスに応じて入力データ
を一時記憶し、共通バス９を介してデータ処理回
路８その他に供給するというような動作が行なわ
れていた。
しかして、上述したように動作する第１図示の
従来のデータ伝送用受信回路には、つぎのような
数々の欠点があつた。
従来のデータ伝送用受信回路には、つぎのような
数々の欠点があつた。
(1) 入力パルスコード信号の符号形式、例えば、
RZ等長、NRZ等長、RZ長短、NRZ長短等の
各符号形式の相違に応じて、同期パターン検出
回路２およびサンプリングパルス発生回路３の
内部構成が異なつて来る。
RZ等長、NRZ等長、RZ長短、NRZ長短等の
各符号形式の相違に応じて、同期パターン検出
回路２およびサンプリングパルス発生回路３の
内部構成が異なつて来る。
(2) 入力パルスコード信号の同期方式、例えば、
電協研の40ビツト方式、44ビツト方式、64ビツ
ト方式もしくは、スタートストツプビツト方
式、あるいは、一定符号間隔を有するような方
式等の各同期方式の相違に応じて同期パターン
検出回路２の内部構成が異なつて来る。
電協研の40ビツト方式、44ビツト方式、64ビツ
ト方式もしくは、スタートストツプビツト方
式、あるいは、一定符号間隔を有するような方
式等の各同期方式の相違に応じて同期パターン
検出回路２の内部構成が異なつて来る。
(3) 入力パルスコードの認識を１つのサンプリン
グパルスで行なつているので、入力パルスコー
ド信号に混入したノイズの影響を受けやすい。
グパルスで行なつているので、入力パルスコー
ド信号に混入したノイズの影響を受けやすい。
(4) 同期パターン検出回路２およびサンプリング
パルス回路３の内部構成が比較的複雑であつ
て、回路部品点数の多い回路となる。
パルス回路３の内部構成が比較的複雑であつ
て、回路部品点数の多い回路となる。
(5) 上述した(1)項および(2)項のように同期パター
ン検出回路およびサンプリングパルス発生回路
の内部構成が入力パルスコードの方式によつて
相違するので、複数チヤネルを介し多重化した
入力パルスコード信号の処理が困難である。
ン検出回路およびサンプリングパルス発生回路
の内部構成が入力パルスコードの方式によつて
相違するので、複数チヤネルを介し多重化した
入力パルスコード信号の処理が困難である。
本発明の目的は、上述した従来の数々の欠点を
一挙に除去し、簡単な回路構成により、入力パル
スコード信号の符号方式、同期方式、伝送速度等
の相違に対しても同一の回路構成によつて対処し
得るようにしたデータ伝送用受信回路を提供する
ことにある。
一挙に除去し、簡単な回路構成により、入力パル
スコード信号の符号方式、同期方式、伝送速度等
の相違に対しても同一の回路構成によつて対処し
得るようにしたデータ伝送用受信回路を提供する
ことにある。
すなわち、本発明受信回路は、受信したデータ
における論理レベルの状態の変化を検出する度毎
に状態変化検出パルスを発生させる状態変化検出
回路と、前記状態変化検出パルスを計数する状態
変化計数回路と、前記状態変化検出パルスの順次
の間隔の時間長を計測する間隔計測回路と前記状
態変化計数回路の計数値をアドレスとして、前記
間隔時間計測回路の計測値を前記状態変化検出パ
ルスの発生毎に記憶する記憶回路と、前記記憶回
路に記憶された順次の間隔の時間長の配列に基づ
いて前記受信したデータのビツト配列を検出する
データ処理回路とを具えたことを特徴とするもの
である。
における論理レベルの状態の変化を検出する度毎
に状態変化検出パルスを発生させる状態変化検出
回路と、前記状態変化検出パルスを計数する状態
変化計数回路と、前記状態変化検出パルスの順次
の間隔の時間長を計測する間隔計測回路と前記状
態変化計数回路の計数値をアドレスとして、前記
間隔時間計測回路の計測値を前記状態変化検出パ
ルスの発生毎に記憶する記憶回路と、前記記憶回
路に記憶された順次の間隔の時間長の配列に基づ
いて前記受信したデータのビツト配列を検出する
データ処理回路とを具えたことを特徴とするもの
である。
以下に図面を参照して本発明を詳細に説明す
る。
る。
本発明データ伝送用受信回路の構成例を第２図
に示す。
に示す。
図示の回路構成において、１１は、順次に入来
するデータのパルスコード信号を波形整形すると
ともに受信回路のタイミングに合わせるようにフ
リツプフロツプ等により構成した波形整形同期化
回路であり、１２は、その波形整形した第３図Ａ
に示したような入力パルスコード信号における論
理レベルの状態の変化、すなわち、論理レベル
“０”から“１”へ、および“１”から“０”へ
の変化を検出して、第３図Ｅに示すような状態変
化パルスを順次に発生させる状態変化検出回路で
あり、１３は、その状態変化パルス列のパルス数
を順次に計数して、従来と同様に入力データ記憶
のためのメモリアドレスを決める状態変化計数回
路であり、１４は、その状態変化パルス列におけ
る順次のパルス間隔を、適切なクロツクパルスを
用い、状態変化検出回路１２からのプリセツト信
号によりプリセツトしたうえで順次に計測するパ
ルス間隔計測回路であり、さらに、１５は、その
計測結果のパルス間隔値を、状態変化検出回路１
２からの状態変化パルスを書込みパルスとして、
状態変化計数回路１３により指定したメモリアド
レスに順次に一時記憶するバツフアメモリであ
り、１６はバツフアメモリ１５と共通バス１７を
介して結合された、従来と同様のデータ処理回路
である。
するデータのパルスコード信号を波形整形すると
ともに受信回路のタイミングに合わせるようにフ
リツプフロツプ等により構成した波形整形同期化
回路であり、１２は、その波形整形した第３図Ａ
に示したような入力パルスコード信号における論
理レベルの状態の変化、すなわち、論理レベル
“０”から“１”へ、および“１”から“０”へ
の変化を検出して、第３図Ｅに示すような状態変
化パルスを順次に発生させる状態変化検出回路で
あり、１３は、その状態変化パルス列のパルス数
を順次に計数して、従来と同様に入力データ記憶
のためのメモリアドレスを決める状態変化計数回
路であり、１４は、その状態変化パルス列におけ
る順次のパルス間隔を、適切なクロツクパルスを
用い、状態変化検出回路１２からのプリセツト信
号によりプリセツトしたうえで順次に計測するパ
ルス間隔計測回路であり、さらに、１５は、その
計測結果のパルス間隔値を、状態変化検出回路１
２からの状態変化パルスを書込みパルスとして、
状態変化計数回路１３により指定したメモリアド
レスに順次に一時記憶するバツフアメモリであ
り、１６はバツフアメモリ１５と共通バス１７を
介して結合された、従来と同様のデータ処理回路
である。
上述したような回路構成を有する本発明データ
伝送用受信回路はつぎのように動作する。
伝送用受信回路はつぎのように動作する。
すなわち、第３図Ｅに示したように、入力パル
スコード信号における論理レベルの変化を検出し
た度毎に発生させた状態変化パルスの順次のパル
ス間隔値を一時記憶しておき、入力パルスコード
信号に所定の時間長のフレーム周期毎にそれら順
次のパルス間隔値をデータ処理回路によりビツト
配列に変換する。例えば、パルス間隔計測回路１
４において発生させたクロツクパルスの10カウン
トが入力パルスコード信号の１ビツト間隔に相当
し、例えば第３図Ａに示すような入力パルスコー
ドで同期パターンが“100000001”であるとした
場合には、第３図Ｅに示した状態変化パルス列に
おける順次のパルス間隔計測値は、 10、70、10、10、10、30、10、10、10、10、
30、10 となる。したがつて、かかるパルス間隔値列を、
10カウントが１ビツト列に相当するとしてビツト
列に変換すると、第３図Ａに示した入力パルスコ
ード信号の信号波形に一致した “100000001000101110” となり、最初の“100000001”によつて入力パル
スコード信号のフレーム同期が認識され、引続く
“0100010101110”によつて入力データが認識され
る。すなわち、かかる同期パターンおよび入力デ
ータの認識を行なうデータ処理回路１６における
認識動作のプログラムのみを適切に変更すれば、
受信回路全体の構成および各構成要素の内部構成
には何ら変更を加えずに、入力パルスコード信号
における符号形式、同期形式、伝送速度等の相違
に確実に対応してデータ処理を行なうことができ
る。
スコード信号における論理レベルの変化を検出し
た度毎に発生させた状態変化パルスの順次のパル
ス間隔値を一時記憶しておき、入力パルスコード
信号に所定の時間長のフレーム周期毎にそれら順
次のパルス間隔値をデータ処理回路によりビツト
配列に変換する。例えば、パルス間隔計測回路１
４において発生させたクロツクパルスの10カウン
トが入力パルスコード信号の１ビツト間隔に相当
し、例えば第３図Ａに示すような入力パルスコー
ドで同期パターンが“100000001”であるとした
場合には、第３図Ｅに示した状態変化パルス列に
おける順次のパルス間隔計測値は、 10、70、10、10、10、30、10、10、10、10、
30、10 となる。したがつて、かかるパルス間隔値列を、
10カウントが１ビツト列に相当するとしてビツト
列に変換すると、第３図Ａに示した入力パルスコ
ード信号の信号波形に一致した “100000001000101110” となり、最初の“100000001”によつて入力パル
スコード信号のフレーム同期が認識され、引続く
“0100010101110”によつて入力データが認識され
る。すなわち、かかる同期パターンおよび入力デ
ータの認識を行なうデータ処理回路１６における
認識動作のプログラムのみを適切に変更すれば、
受信回路全体の構成および各構成要素の内部構成
には何ら変更を加えずに、入力パルスコード信号
における符号形式、同期形式、伝送速度等の相違
に確実に対応してデータ処理を行なうことができ
る。
以上の説明から明らかなように、本発明によれ
ば、従来のように内部構成が固定した同期パター
ン検出回路およびサンプリングパルス発生回路に
より入力パルスコード信号の同期パターンおよび
データの認識を行なうことをせず、入力パルスコ
ード信号における論理レベルの状態の変化を検出
し、順次の状態変化の間隔を順次に計測し、その
順次の間隔計測値に基づいて同期パターンおよび
データの認識を行なうのであるから、入力パルス
コード信号の符号方式、同期方式、伝送速度等の
相違に応じて回路構成を変更する必要がなく、あ
らゆる方式のパルスコード信号を同一の簡単な回
路構成によつて確実に受信し得るという顕著な効
果が得られる。
ば、従来のように内部構成が固定した同期パター
ン検出回路およびサンプリングパルス発生回路に
より入力パルスコード信号の同期パターンおよび
データの認識を行なうことをせず、入力パルスコ
ード信号における論理レベルの状態の変化を検出
し、順次の状態変化の間隔を順次に計測し、その
順次の間隔計測値に基づいて同期パターンおよび
データの認識を行なうのであるから、入力パルス
コード信号の符号方式、同期方式、伝送速度等の
相違に応じて回路構成を変更する必要がなく、あ
らゆる方式のパルスコード信号を同一の簡単な回
路構成によつて確実に受信し得るという顕著な効
果が得られる。
なお、かかるデータ伝送用受信回路は、データ
伝送一般に適用し得るほか、データ転送を含むデ
ータ処理、入力データの状態監視処理等にも広く
適用することができる。
伝送一般に適用し得るほか、データ転送を含むデ
ータ処理、入力データの状態監視処理等にも広く
適用することができる。
第１図は従来のデータ伝送用受信回路の構成を
示すブロツク線図、第２図は本発明データ伝送用
受信回路の構成例を示すブロツク線図、第３図Ａ
〜Ｅはそれらの受信回路における各部信号波形を
それぞれ示す波形図である。 １，１１……波形整形同期化回路、２……同期
パターン検出回路、３……サンプリングパルス発
生回路、４……直列−並列変換回路、５……直列
−並列変換完了検出回路、６……書込みパルス計
数回路、７，１５……バツフアメモリ、８，１６
……データ処理回路、９，１７……共通バス、１
２……状態変化検出回路、１３……状態変化計数
回路、１４……パルス間隔計測回路。
示すブロツク線図、第２図は本発明データ伝送用
受信回路の構成例を示すブロツク線図、第３図Ａ
〜Ｅはそれらの受信回路における各部信号波形を
それぞれ示す波形図である。 １，１１……波形整形同期化回路、２……同期
パターン検出回路、３……サンプリングパルス発
生回路、４……直列−並列変換回路、５……直列
−並列変換完了検出回路、６……書込みパルス計
数回路、７，１５……バツフアメモリ、８，１６
……データ処理回路、９，１７……共通バス、１
２……状態変化検出回路、１３……状態変化計数
回路、１４……パルス間隔計測回路。
Claims (1)
- 【特許請求の範囲】 １ 受信したデータにおける論理レベルの状態の
変化を検出する度毎に状態変化検出パルスを発生
させる状態変化検出回路と、 前記状態変化検出パルスを計数する状態変化計
数回路と、 前記状態変化検出パルスの順次の間隔の時間長
を計測する間隔計測回路と、 前記状態変化計数回路の計数値をアドレスとし
て、前記間隔時間計測回路の計測値を前記状態変
化検出パルスの発生毎に記憶する記憶回路と、 前記記憶回路に記憶された順次の間隔の時間長
の配列に基づいて前記受信したデータのビツト配
列を検出するデータ処理回路と を具えたことを特徴とするデータ伝送用受信回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55174604A JPS5799062A (en) | 1980-12-12 | 1980-12-12 | Reception circuit for data transmission |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55174604A JPS5799062A (en) | 1980-12-12 | 1980-12-12 | Reception circuit for data transmission |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5799062A JPS5799062A (en) | 1982-06-19 |
| JPS6332303B2 true JPS6332303B2 (ja) | 1988-06-29 |
Family
ID=15981475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55174604A Granted JPS5799062A (en) | 1980-12-12 | 1980-12-12 | Reception circuit for data transmission |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5799062A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6384706U (ja) * | 1986-11-20 | 1988-06-03 | ||
| US9114025B2 (en) | 1999-10-20 | 2015-08-25 | Krt Investors, Inc. | Methods and devices for spinal disc annulus reconstruction and repair |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5923661A (ja) * | 1982-07-29 | 1984-02-07 | Matsushita Electric Ind Co Ltd | パルス通信回路 |
| JP5053232B2 (ja) * | 2008-10-31 | 2012-10-17 | 三菱電機株式会社 | 通信速度検出装置および通信装置 |
| JP2010124268A (ja) * | 2008-11-20 | 2010-06-03 | Sony Corp | データ通信装置、および通信制御方法、並びにプログラム |
-
1980
- 1980-12-12 JP JP55174604A patent/JPS5799062A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6384706U (ja) * | 1986-11-20 | 1988-06-03 | ||
| US9114025B2 (en) | 1999-10-20 | 2015-08-25 | Krt Investors, Inc. | Methods and devices for spinal disc annulus reconstruction and repair |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5799062A (en) | 1982-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4748643A (en) | Start bit detecting circuit | |
| US4353130A (en) | Device for processing serial information which includes synchronization words | |
| US3247491A (en) | Synchronizing pulse generator | |
| ES361821A1 (es) | Un sistema de recuperacion de informacion. | |
| US4719620A (en) | Signal transmission system in a bus-type network | |
| JPH0410791B2 (ja) | ||
| JPH0551215B2 (ja) | ||
| JP2856939B2 (ja) | データ受信方法 | |
| JPS6246099B2 (ja) | ||
| JP3063291B2 (ja) | 回線監視回路 | |
| US5832033A (en) | Clock disturbance detection based on ratio of main clock and subclock periods | |
| JP3006426B2 (ja) | Ｆｍ多重エンコーダ | |
| JPS6028456B2 (ja) | 同期装置 | |
| SU594595A1 (ru) | Устройство дл тактовой синхронизации с регенерацией дискретных сигналов | |
| JPH07105183A (ja) | 相関検出器 | |
| JPH0635733A (ja) | スタック検出方式 | |
| SU1401586A1 (ru) | Устройство дл контрол импульсных последовательностей | |
| JP2655002B2 (ja) | 感知車両信号伝送方法 | |
| SU1451601A1 (ru) | Способ измерени частоты вращени и устройство дл его осуществлени | |
| SU1562878A1 (ru) | Устройство дл ограничени приращени в измерителе времени прихода акустического сигнала | |
| JPS63158934A (ja) | スタ−トビツト検出回路 | |
| JPS5942505B2 (ja) | デ−タ信号検出回路 | |
| SU1267480A1 (ru) | Устройство дл контрол аппаратуры цифровой магнитной записи | |
| SU1381598A1 (ru) | Буферное запоминающее устройство | |
| SU1354194A1 (ru) | Сигнатурный анализатор |