JPS6332316B2 - - Google Patents

Info

Publication number
JPS6332316B2
JPS6332316B2 JP54161790A JP16179079A JPS6332316B2 JP S6332316 B2 JPS6332316 B2 JP S6332316B2 JP 54161790 A JP54161790 A JP 54161790A JP 16179079 A JP16179079 A JP 16179079A JP S6332316 B2 JPS6332316 B2 JP S6332316B2
Authority
JP
Japan
Prior art keywords
signal
circuit
bits
received
comparison
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54161790A
Other languages
English (en)
Other versions
JPS5684084A (en
Inventor
Masayoshi Hirashima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP16179079A priority Critical patent/JPS5684084A/ja
Publication of JPS5684084A publication Critical patent/JPS5684084A/ja
Publication of JPS6332316B2 publication Critical patent/JPS6332316B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/025—Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
    • H04N7/035—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)

Description

【発明の詳細な説明】 本発明は、テレビジヨン信号に重畳して伝送さ
れる2値信号の多重化情報信号たとえば文字放送
信号を受信する受信装置における信号受信誤り率
を検出する装置に関する。
テレビジヨン信号の垂直帰線期間に多重化情報
信号を重畳して伝送する情報伝送方式が実用化さ
れつつあり、その一つに文字放送システムがあ
る。このシステムは、テレビジヨン信号の垂直帰
線期間中の第20H目および第283H目(以下、両
者をあわせて単に第20H目と称する)に、クロツ
クランイン信号、フレーミングコード信号、番組
コード信号、ライン番号コード信号等々の制御信
号と、伝送すべき文字パターンの1ライン分ある
いは任意列分のパターン信号とを2値信号として
多重化して伝送し、受信側においては、かかる2
値情報信号が多重化されているテレビジヨン信号
を受信して2値情報信号のみを取り出し、その制
御信号を検出して受信回路を制御することによ
り、伝送されてきたパターン信号を所定の順序で
メモリに蓄え、次いで、メモリから読み出して陰
極線管等に文字パターンの情報を表示する、とい
うものである。また、イギリス等においてはテレ
テキストシステムといわれる類似の情報伝送方式
があり、そのシステムでは文字パターン等がパタ
ーン信号ではなく各単位文字・図形毎にコード化
されている点を除けば、同時の方式によりテレビ
ジヨン信号に2値情報信号として多重化されて伝
送されている。
さて、このようなシステムにおいては、上記の
ように受信装置によりテレビジヨン信号に多重化
されている2値情報信号を取り出し、メモリへの
記録・再生等の必要な信号処理を施すことにより
情報を再生するのであるが、その際に正確な情報
受信を行うためにはテレビジヨン信号に多重化さ
れている2値情報信号を正確に受信する必要があ
る。
そこで本発明は、かかる2値情報信号をどの程
度の正確さで受信しているか、いいかえればどの
程度の受信誤りを生じているか、を簡易にしかも
正確に検出することのできる装置を提供すること
を目的とするものである。
このため、本発明においては、テレビジヨン信
号に試験用の疑似ランダム信号たとえばPNコー
ド信号が2値信号で多重化されて伝送されてくる
場合に、その伝送されてくる所定の疑似ランダム
信号と同一の信号(比較信号)を受信側で作成
し、この作成した比較信号と現実に受信された受
信誤りを含む受信疑似ランダム信号とを各ビツト
毎に比較して、任意の基準期間内におけるそれら
の不一致回数を計数するようにすることにより、
2値情報信号の受信誤り率を検出するようにした
ことを特徴とするものである。
さらに本発明においては、そのようにして検出
した受信誤り率が所定以上であるときには検出動
作を自動的にやり直させるようにして、受信誤り
率をより正確に検出するようにしたことを特徴と
しているものである。
以下、本発明につき、その一実施例を示す図面
を参照して詳細に説明する。
図において、第1図に本発明一実施例の受信誤
り率検出装置を適用する文字放送受信装置の概略
構成を示し、第2図および第3図にその受信誤り
率検出装置の概略構成と具体回路例を示し、第4
図に各部の波形図を示す。
まず、この文字放送システムにおいては、通常
の文字情報伝送時には、第4図Aに示すように、
テレビジヨン信号の垂直帰線期間中の第20H目お
よび第283H目(以下、両者をともに第20H目と
表記して説明する)に2値情報信号が多重化され
て伝送される。この信号は制御信号とパターン信
号とからなり、前者にはクロツクランイン信号、
フレーミングコード信号、番組コード信号、ペー
ジコード信号、ラインコード信号等々の受信制御
用の信号が含まれ、後者には表示すべき文字情報
の1ライン分あるいは任意列分の文字パターン信
号が含まれ、ともに2値信号として伝送されてい
る。後者にはパターンたとえば文字をあらわすコ
ード信号が用いられる場合もある。
次に、このような文字放送信号を受信する受信
装置の概要について第1図を参照して説明する。
まず、上記のような2値情報信号が多重化されて
いるテレビジヨン信号をアンテナ1で受信し、チ
ユーナ・VIFおよび映像検波回路2で多重化映像
信号とする。さらに、波形等化回路3で2値情報
信号の部分の波形を所定の正しい波形に補償し、
続いて波形整形回路4でスライスすることにより
2値信号波形に整形する。その後、ゲート回路5
において第20H目に多重化されている2値情報信
号の部分のみをゲートして取り出し、サンプリン
グ回路6でサンプリングクロツクによりサンプリ
ングして所定パルス位置および所定パルス幅の2
値情報信号を得る。かくして得た2値情報信号は
メモリ7およびその制御用の回路を含む信号処理
回路8に加え、ここで受信信号のうちの制御信号
を識別してメモリ7を制御し、受信信号のうちの
パターン信号をメモリ7に所定順序で所定位置に
書き込んで記憶する。そのメモリ7は1画面分あ
るいは1行分の文字パターンを表示するのに必要
なパターン信号を記憶することのできる記憶容量
のものである。最後に、このメモリ7からパター
ン信号を読み出し、増幅回路9で増幅してから陰
極線管10に加えることによつてその画面上に伝
送されてきた文字情報パターンを表示する。
また、以上の受信動作を制御するため、同期分
離回路11で水平・垂直同期信号を分離し、これ
に基づいてゲートパルス発生回路12で第20H目
にゲートパルスを発生してゲート回路5に加え
る。一方、色副搬送波発生回路13でカラーバー
スト信号に同期した色副搬送波を再生し、基本ク
ロツク発生回路14でこの色副搬送波を逓倍およ
び分周する等して基本クロツクを作成する。さら
に、この基本クロツクを用い、サンプリングクロ
ツク発生回路15において受信信号のデータレー
トと同一周波数でかつ受信信号中のクロツクラン
イン信号およびフレーミングコード信号に同期し
たサンプリングクロツクを作成してサンプリング
回路6に加え、また、主クロツク発出回路16に
おいて信号処理回路8駆動用の主クロツクを作成
して供給する。
なお、このような文字放送受信装置17自体は
公知のものであるので、各部の詳細な説明は省略
する。
以上のようにして、文字放送受信装置17によ
りテレビジヨン信号に多重化されて伝送されてき
た2値情報信号を受信するのであるが、正確な受
信状態を得るためには適当な入力電界強度があ
り、かつ、波形等化回路3と波形整形回路4とを
正しく所定状態に調整しておく必要がある。
このため、本装置においては、受信誤り率検出
装置18を設け、受信した2値情報信号をサンプ
リングクロツク発生回路15からのサンプリング
クロツクとを用いて2値情報信号をどの程度の誤
り率で受信しているかを検出し表示するようにし
ている。その検出の原理は、2値情報信号中の
PNコード信号を受信し始めたときにその受信し
た信号を所定ビツト数だけ取り出して受信器に内
蔵の比較信号作成回路に初期状態設定信号として
加え、その後、この比較信号作成回路で独自に比
較用のPNコード信号を作成する。比較信号作成
回路として送信側のPNコード信号作成回路と同
一のPNコード信号を発生するものを用いれば、
上記のようにして初期状態を受信信号によつて設
定することによりその後に送信側から送出される
PNコード信号と同一のPNコード信号すなわち
誤りを全く含んでいない信号を受信側で独自に作
成することができるわけである。そこで、それ以
後に実際に受信器で受信した誤りを含む受信信号
と上記のようにして作成した所定の比較信号とを
1ビツトづつ比較してゆけば、信号を正しく受信
したビツトにおいては両信号は一致し、誤つて受
信したビツトにおいては両信号が一致しないの
で、両信号を所定ビツト数だけ比較してそのうち
に不一致ビツト数がどれだけあるかを検出するこ
とにより受信誤り率を検出することができるもの
である。
なお、このように受信器に備えた比較信号発生
回路の初期状態を受信信号の最初の部分で設定す
るようにした場合には、弱電界での受信時や受信
器の調整状態が極端に悪い時で受信誤り率が0.01
〜0.1にもなるような場合には初期状態の設定の
ために用いる受信信号にすでに受信誤りを生じて
いる可能性が大きく、そのように初期状態設定の
ために用いる信号の中にすでに受信誤りを生じて
いるとその後に作成する比較信号も必然的に送信
側の送出PNコード信号とは異なつたものとなつ
てしまい、そのような誤つた比較信号を用いて受
信信号と比較すること自体が無意味なものとなつ
てしまう。
そこで、かかる初期状態の設定を誤つた場合に
は比較をしたときの一致率が極端に悪くなり一般
には0.5以下の一致率になつてしまうので、その
比較の際の一致率を検出し、その一致率が所定の
率以下になつたときには初期状態の設定が誤つて
いるものと判定して誤り率の検出回路をリセツト
しかつ初期状態の設定をあらためてしなおして角
度検出をするようにする。このようにすると、無
駄な検出をすることがなくて効率良く正確な検出
をすることができる。
以下、このような受信誤り率検出装置18の詳
細について第2,3図を参照して説明する。ま
ず、第2図において、19は受信する2値情報信
号に同期したクロツクパルスを作成するクロツク
発生回路、20は受信した2値情報信号を少し遅
延させるとともにサンプリングする遅延サンプリ
ング回路、21は第20H目において2値情報信号
が重畳されている期間に256ビツトのクロツクパ
ルスをゲートして出力するクロツクゲート回路、
22は第20H目の2値情報信号の最初の16ビツト
期間とそれに続く240ビツト期間とにそれぞれ別
のゲートパルスを発生するゲートパルス発生回
路、23はその最初の16ビツト期間の受信信号に
よつて初期状態が設定されその後比較用のPNコ
ード信号を作成する比較信号作成回路、24はそ
の作成した比較信号と受信した信号とを1ビツト
ずつ比較して両信号が一致していないときに不一
致検出出力を発生する比較回路、25はその不一
致検出出力を計数して不一致ビツト数を検出する
計数回路、26はその不一致計数出力を受信誤り
率として表示する数字表示素子等の表示回路、2
7は受信信号と比較信号とを比較する時間および
不一致検出出力を計数する時間を所定の時間幅
(ここでは1016ビツトだけ比較する時間幅)に決
定する検出時間決定回路、28は上記作成した比
較信号と受信信号とを1ビツトづつ比較して両信
号が一致したときに一致検出出力を発生する比較
回路、29はその一致検出出力を計数して任意の
時間中における一致率が所定の率(ここでは0.5)
以下になつたときにリセツトパルスを発生し初期
状態の設定およびその後の比較・計数動作をやり
なおさせる計数回路、30は以上の各回路の動作
を始動させる始動制御回路である。
第3図はその具体的な回路例を示す。なお、第
2図中の各回路と対応する部分には同一符号を付
している。
以下、この回路における動作を説明する。
まず、クロツク発生回路19では、受信した2
値情報信号のクロツクランイン信号を利用する等
してその2値情報信号の各ビツトに同期した第4
図Dのようなクロツクパルスを発生する。遅延サ
ンプリング回路20では、インバータ31,32
を用いて受信信号Cをわずかに遅延させ、また、
クロツクパルスDをインバータ33〜35と時定
数回路36とで1ビツト分の約2分の1程度遅ら
せたものを用いてフリツプフロツプ37で受信信
号Cをサンプリングして、そのQ出力から約2分
の1ビツト分だけ受信信号を遅延させた信号を出
力する。これは、以降の回路においてクロツクパ
ルスの各ビツトを受信信号の各ビツトの中央部分
に位置させて検出動作を確実ならしめるための前
置処理である。
次に、toにおいて起動回路30中のスイツチ3
8が操作されて起動されたとする。すると、負論
理ORゲート39から低レベルの出力が発生さ
れ、フリツプフロツプ40がリセツトされ、ま
た、負論理ORゲート41を介してフリツプフロ
ツプ42がリセツトされる。このとき、フリツプ
フロツプのリセツト時にそのQ出力と出力とを
用いてNANDゲート43から幅の狭いリセツト
パルスが発生され、インバータ44、NORゲー
ト45を介してフリツプフロツプ46がリセツト
される。以上で動作開始時のリセツト状態とな
る。
一方、クロツクゲート21においては、まず2
値情報信号が重畳されている第20H目の1H期間
にのみ低レベルになるゲートパルスがゲートパル
ス発生回路12から供給され、これがNORゲー
ト47を介してフリツプフロツプ48に加えられ
て、フリツプフロツプ48が第20H目の始めにリ
セツトされる。一方、水平同期信号の前縁によつ
てトリガされる単安定マルチ49からは受信した
PNコード信号の最初の部分の少し前で終了する
低レベルの出力が発生され、これと受信PNコー
ド信号とがNANDゲート50に加えられて、受
信PNコード信号の最初の立上りによりフリツプ
フロツプ48が16ビツト迄の間にセツトされる。
従つて、そのQ出力は第20H目の受信信号の最初
の立上り時点から高レベルになり同期式のカウン
タ51がその時から計数可能状態になされる。
このようにNANDゲート50を用いて受信PN
コード信号の最初の立上り時点から動作を開始さ
せるようにすると、単安定マルチ49の準安定時
間の変動等による影響を受けることなく正確に開
始時点を制御することができる。なお、後述する
ように16ビツトのシフトレジスタを用いてPNコ
ード信号を作成する場合であれば、任意の16ビツ
ト期間中には必らず1回以上の信号の立上りを生
じるので、第21H目にたとえば296ビツト程度の
PNコード信号が伝送されるものとすると、その
うちの充分に早い時期にすなわち最初から16ビツ
ヘ以内に開始制御をすることができ、その後の比
較等の動作に充分なビツト数の余裕を持つことが
できる。
そこで、カウンタ51はクロツクパルスの計数
を開始し、256ビツト目まで計数し終つたときに
出力を発生してNORゲート47を介してフリツ
プフロツプ48を再びリセツトする。従つて、フ
リツプフロツプ48は受信PNコード信号の256
ビツトの期間中だけセツト状態になされることに
なる。そこで、そのフリツプフロツプ48のQ出
力を用いてNANDゲート52でクロツクパルス
をゲートすることにより256ビツトのクロツクパ
ルスが得られる。このクロツクパルスが以締の動
作の基準となる。
次に、ゲートパルス発生回路22では、上記の
フリツプフロツプ30のセツト状態時の出力に
よつて非同期式のカウンタ53が計数状態になさ
れ、クロツクパルスを16ビツトまで計数し終つた
ときに出力を発生してフリツプフロツプ46をセ
ツトする。従つて、このフリツプフロツプ46は
起動スイツチ38が操作された時、もしくは受信
PNコード信号の最初の立上りのビツトから、そ
れに続く16ビツトの期間のみリセツト状態となつ
て、受信PNコード信号の第16ビツト目以前と第
17ビツト目以後とで反転するゲートパルスを発生
する。なお、このゲートパルスを発生したときに
時定数回路54とNANDゲート55とによつて
パルス幅の狭いパルスを作成して、フリツプフロ
ツプ40をセツトすることにより起動回路30を
リセツトする。
さて、かくして得たクロツクパルスとゲートパ
ルスを用い、比較回路23では比較信号作成用の
16ビツトのシフトレジスタ56がこのクロツクパ
ルスによつて駆動される。このシフトレジスタ5
6と排他的ORゲート57〜59とは送信側で用
いられているのと同一のPNコード信号作成回路
を構成するもので、シフトレジスタ56の所定の
段の出力を取り出して排他的ORゲート57〜5
9で合成し、かつシフトレジスタ56の入力端子
に帰還して巡環させることによつていわゆるモー
ド2(法2)のPNコード信号を発生するもので
ある。その発生するPNコード信号は、最初にシ
フトレジスタ56に設定される初期状態によつて
定まる。そこで、受信PNゲート信号のはじめの
16ビツト期間には、フリツプフロツプ46のQ出
力と出力とによつてNANDゲート60を導通
させNANDゲート61を遮断して、受信PNコー
ド信号をNANDゲート60と負論理NORゲート
62を介してシフトレジスタ56の入力端子に加
えることにより、その初期状態を受信PNコード
信号に合わせるように設定する。その後は、
NANDゲート60を遮断させNANDゲート61
を導通させて、排他的ORゲート57〜59から
の帰還信号をシフトレジスタ56に加えて巡環さ
せることにより続くPNコード信号を独自に作成
する。この作成した信号は本来送信側から送出さ
れるPNコード信号と同一の誤りのないものであ
るから、これを比較用の基準信号として用いる。
そこで、比較回路24では上記のようにして比
較信号作成回路23で作成した比較用のPNコー
ド信号と遅延サンプリング回路20でサンプリン
グした受信PNコード信号とを、排他的ORゲー
ト63とNANDゲート64とを用いて1ビツト
づつ比較し、両信号が一致しないときすなわち受
信誤りを生じたときにNANDゲート64から検
出出力を発生する。ただし、このNANDゲート
64には、PNコード信号の最初の立上りのビツ
ト(xビツト目)から数えて第17ビツト目以降に
のみ比較を行うようするためにゲートパルス発生
回路22からX〜X+239ビツト目の期間の間の
みゲートパルスが加えられ、かつ、1ビツトづつ
比較して1ビツト毎に検出出力を発生できるよう
にするためにクロツクパルスが加えられている。
従つて、この比較回路24からは受信PNコー
ド信号に受信誤りを生じたときにその都度1ビツ
ト毎に検出出力が発生されるので、これを計数回
路25のカウンタ65で計数し、その計数値を表
示回路26の数字表示素子66で表示することに
より、受信誤りの回数を数字で表示することがで
きる。その場合、以下に述べるように比較すべき
総ビツト数を一定にしておけば、その総ビツト数
に対する受信誤りビツト数すなわち受信誤り率と
して表示をすることができる。
その比較する総ビツト数を決定するため、検出
時間決定回路27においては、まず、ANDゲー
ト67により、PNコード信号の第X〜X+239
ビツト目までの期間すなわち比較を行う期間のク
ロツクパルスを取り出す。この取り出したクロツ
クパルスのビツト数がすなわち比較するPNコー
ド信号のビツト数をあらわす。そこで、このクロ
ツクパルスをカウンタ68で計数し、所定のビツ
ト数たとえば106ビツトだけ計数し終つたときに
NANDゲート69から出力発生して、負論理OR
ゲート41を介してフリツプフロツプ42をリセ
ツトする。そして、その低レベルになるQ出力に
よつてカウンタ68をクリアし、かつ、比較回路
24中のNANDゲート64を遮断させて、一連
の比較検出動作を終了させる。
従つて、この所定ビツト数の比較検出を終了し
た時の表示回路26の表示がその所定ビツト数に
対する受信誤りビツト数すなわち受信誤り率を示
す。たとえば、比較検出ビツト数を106ビツトと
した場合であれば、受信誤り率は〔表示数×
10-6〕ということになる。
以上のようにして、受信側で独自に作成した比
較用の基準PNコード信号と受信したPNコード
信号とを1ビツトづつ比較し、受信誤りがあつた
ビツト数を計数することによつて、2値情報信号
の受信状態をあらわす受信誤り率を容易にかつ正
確に検出することができるものである。
ただし、以上の動作は、あくまでも受信側の比
較信号作成回路で正しく送信側の送出PNコード
信号と同一のPNコード信号を作成することがで
きた場合にのみ正確になされるものであつて、比
較信号作成回路の初期状態を設定するために用い
る16ビツトの受信PNコード信号中にすでに受信
誤りを生じているような場合には、その後に作成
される比較信号が全く誤つたものになつてしまう
ため、比較検出動作が意味をもたないものになつ
てしまう。そのような場合には、実験によれば検
出した結果の受信誤り率が0.5をこえるようなも
のとなる。そこで、そのような場合には上記の初
期状態設定および比較検出の動作をはじめからや
りなおさせるようにすることが必要である。
このため、この装置では、まず比較回路28の
NANDゲート70において、排他的ORゲート6
3の出力(受信PNコード信号と比較用PNコー
ド信号とが一致しなかつたときの出力)をインバ
ータ71で反転したもの、すなわち両信号が一致
したときの出力、をカウンタ72で計数する。そ
して、そのカウンタ72で所定ビツト数nビツト
以上計数したときに出力をフリツプフロツプ73
に加える。一方、カウンタ68からはクロツクパ
ルスを一定ビツト数(Nビツト)計数する毎に変
化する計数出力を取り出し、インバータ74、時
定数回路75およびNANDゲート76で幅の狭
いリセツトパルスを作成して、これでカウンタ7
2を一定ビツト数(Nビツト)毎にクリアし、か
つフリツプフロツプ73を一定ビツト(Nビツ
ト)毎にトリガする。このようにすると、カウン
タ68から出力を取り出す一定ビツト(Nビツ
ト)毎の期間の間にカウンタ72でそのうちの何
ビツトが一致しているかを検出することができ
る。そこでそのNビツトの期間のうちの過半数の
ビツト(N/2ビツト以上)において両信号が一
致したときにはフリツプフロツプ73が反転され
ず、2分の1未満のビツト(N/2未満)におい
て両信号が一致していないときにはフリツプフロ
ツプ73が反転されるように、カウンタ72の計
数値を設定しておき、2分の1未満のビツトにお
いてしか一致していないときには反転したフリツ
プフロツプ73の出力を起動回路30の負論理
ORゲート39に加えることによつて、そのよう
なときに上述の全ての動作をやりなおさせること
ができる。すなわち、カウンタ72の計数値nを
N/2としておけばよい。なお、ここでカウンタ
68から出力を取り出す間隔Nビツトは任意に設
定してもよいが、第20H目のPNコード信号を1
回受信する毎に少なくとも1回は検出することが
できるようにするためにはその第20H目において
比較する総ビツト数の2分の1以下であることが
望ましい。たとえば、上記の例のように1回の第
20H目毎に240ビツトづつ比較する場合であれば、
カウンタ68の25の桁から64ビツト毎に計数出力
を取り出してカウンタ72とフリツプフロツプ7
3をクリアおよびトリガするようにし、かつ、カ
ウンタ72ではその過半数の32ビツト以上の一致
ビツト数を計数したときに出力を発生するように
しておけばよい。
なお、さらに安全をみて、一致ビツト数が4分
の3未満のときにやりなおしをさせるようにする
場合には、カウンタ72で48ビツト以上計数した
ときにのみ出力を発生するようにしておけばよ
い。もちろん、このように一致ビツト数を計数す
る代りに不一致ビツト数を計数して判定するよう
にしてもよい。また、やりなおしをするか否かの
判定基準も任意に定めてよい。
以上のように、本発明によれば、2値情報信号
を受信するときの受信誤り率を容易にしかもきわ
めて正確に検出の表示することができる。従つ
て、伝送路の状態や受信装置での波形等化回路や
波形整形回路の調整状態を一目瞭然に判別するこ
とができ、その受信誤り率を最小にするように各
部の整備や調整をすることが容易にできることと
なつて、最良の受信状態を得るために寄与すると
ころが大なるものである。
【図面の簡単な説明】
第1図は本発明の一実施例における受信状態検
出装置のブロツク線図、第2図はその要部の詳細
なブロツク線図、第3図はその要部の具体的な回
路図、第4図はその動作を説明するための波形図
である。 1……アンテナ、2……映像検波回路、3……
波形等化回路、4……波形整形回路、5……ゲー
ト回路、6……サンプリング回路、7……メモ
リ、8……信号処理回路、9……増幅回路、10
……陰極線管、11……同期分離回路、12……
ゲートパルス発生回路、13……色副搬送波発生
回路、14……基本クロツク発生回路、15……
サンプリングクロツク発生回路、16……主クロ
ツク発生回路、17……文字放送受信装置、18
……受信誤り率検出装置、19……クロツク発生
回路、20……遅延サンプリング回路、21……
クロツクゲート、22……ゲートパルス発生回
路、23……比較信号作成回路、24……比較回
路、25……計数回路、26……表示回路、27
……検出時間決定回路、28……比較回路、29
……計数回路、30……起動回路。

Claims (1)

    【特許請求の範囲】
  1. 1 テレビジヨン信号に間欠的に重畳されて伝送
    されてくる2値情報信号を受信する手段と、この
    受信した2値情報信号のうち各重畳期間の最初の
    部分の信号により初期状態が設定されて送出信号
    と同一の比較信号を形成する比較信号作成手段と
    上記実際に受信した受信信号と上記形成した比較
    信号とを比較して両信号が一致しない受信誤りの
    個数を数えるカウンターと、誤りの個数が受信し
    たパルスの個数に対して一定以上の個数になつた
    時に誤り率を数えるカウンタをクリアして測定を
    やり直すリセツト手段と、上記比較信号作成手段
    の初期状態を各重畳期間における2値情報信号の
    最初の立上りから所定ビツト数の信号により設定
    する手段とを備えたことを特徴とする受信状態検
    出装置。
JP16179079A 1979-12-12 1979-12-12 Reception state detector Granted JPS5684084A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16179079A JPS5684084A (en) 1979-12-12 1979-12-12 Reception state detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16179079A JPS5684084A (en) 1979-12-12 1979-12-12 Reception state detector

Publications (2)

Publication Number Publication Date
JPS5684084A JPS5684084A (en) 1981-07-09
JPS6332316B2 true JPS6332316B2 (ja) 1988-06-29

Family

ID=15741950

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16179079A Granted JPS5684084A (en) 1979-12-12 1979-12-12 Reception state detector

Country Status (1)

Country Link
JP (1) JPS5684084A (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5068407A (ja) * 1973-10-19 1975-06-07
JPS51134008A (en) * 1975-05-15 1976-11-20 Nec Corp Error measurement circuit

Also Published As

Publication number Publication date
JPS5684084A (en) 1981-07-09

Similar Documents

Publication Publication Date Title
JPS598485A (ja) 文字多重放送受信機
GB2188816A (en) Apparatus for reliably fetching data, on the basis of framing code detection process, and method therefor
US5223930A (en) Data recovery system using dot clock counting
US5249050A (en) Closed captioned data line detection system
JPS62169589A (ja) ビデオレコ−ダ用回路配置
EP0343739A2 (en) Teletext decoders
EP0599290B1 (en) Synchronizing signal extracting apparatus
US5861925A (en) Multiplexed text data sampling circuit
JPS625501B2 (ja)
JPH0332182A (ja) テレテキスト・デコーダ
KR100272734B1 (ko) 비디오 신호의 큰 위상 시프트에 영향을 받지 않는 수평 라인 카운터
JPS6357992B2 (ja)
EP0293492A1 (en) Tv program recording system
JP2697622B2 (ja) フレーム同期保護回路
GB2148673A (en) A signal quality detector for a teletext television receiver
US6307904B1 (en) Clock recovery circuit
KR100195081B1 (ko) 동기신호 처리회로
JPH0131354B2 (ja)
KR100480413B1 (ko) 텔레비전 내의 보조 디지털 데이터 추출기
KR0166860B1 (ko) 복합영상 신호의 특정라인 위치검출장치
JP3311533B2 (ja) ラッチクロック発生回路
JPH0666776B2 (ja) フレ−ム同期回路
JPS6117437B2 (ja)
JPS581387A (ja) サンプリングクロツク再生回路
JPS6151474B2 (ja)