JPS6334336Y2 - - Google Patents
Info
- Publication number
- JPS6334336Y2 JPS6334336Y2 JP16354382U JP16354382U JPS6334336Y2 JP S6334336 Y2 JPS6334336 Y2 JP S6334336Y2 JP 16354382 U JP16354382 U JP 16354382U JP 16354382 U JP16354382 U JP 16354382U JP S6334336 Y2 JPS6334336 Y2 JP S6334336Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- circuits
- turned
- multiplication
- multiplier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 10
- 230000001360 synchronised effect Effects 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
- Recording Measured Values (AREA)
Description
【考案の詳細な説明】
この考案は、ウオルシユ関数波を用いた同期検
波回路についてのものであり、さらに詳しくいえ
ばこの同期検波回路に使用する乗算回路のうち、
オフになつている乗算回路をオフになつている期
間だけ接地させ、乗算回路がオフのときの漏れに
よる影響をなくした同期検波回路についてのもの
である。
波回路についてのものであり、さらに詳しくいえ
ばこの同期検波回路に使用する乗算回路のうち、
オフになつている乗算回路をオフになつている期
間だけ接地させ、乗算回路がオフのときの漏れに
よる影響をなくした同期検波回路についてのもの
である。
デイジタル回路で構成した同期検波回路には、
例えばウオルシユ関数波を利用した特公昭51−
33402号、特開昭58−165062号などがある。この
ような場合に使用する従来の回路図を第１図に示
す。
例えばウオルシユ関数波を利用した特公昭51−
33402号、特開昭58−165062号などがある。この
ような場合に使用する従来の回路図を第１図に示
す。
第１図の１はウオルシユ関数発生回路、２Ａ〜
２Ｄは乗算回路、３Ａ〜３Ｄは重みづけ回路、４
は加算回路、５は利得１の位相反転回路、６Ａと
６Ｂはノツト回路、７は入力端子、８は出力端子
である。
２Ｄは乗算回路、３Ａ〜３Ｄは重みづけ回路、４
は加算回路、５は利得１の位相反転回路、６Ａと
６Ｂはノツト回路、７は入力端子、８は出力端子
である。
ウオルシユ関数発生回路１からは、正弦波を合
成するのに必要なWAL1とWAL5を取り出す。第
１図では乗算回路２Ａ〜２Ｄを４個のアナログス
イツチで構成しており、×１と×０の乗算をする。
成するのに必要なWAL1とWAL5を取り出す。第
１図では乗算回路２Ａ〜２Ｄを４個のアナログス
イツチで構成しており、×１と×０の乗算をする。
入力端子７からの入力信号を２つに分け、１つ
は重みづけ回路３Ａ，３Ｃから乗算回路２Ａ，２
Ｃに入力し、他の１つは位相反転回路５をとおり
重みづけ回路３Ｂ，３Ｄから乗算回路２Ｂ，２Ｄ
に入力する。
は重みづけ回路３Ａ，３Ｃから乗算回路２Ａ，２
Ｃに入力し、他の１つは位相反転回路５をとおり
重みづけ回路３Ｂ，３Ｄから乗算回路２Ｂ，２Ｄ
に入力する。
第１図の重みづけ回路３Ａ〜３Ｄは抵抗値の大
小によつて重みづけをしており、この比率はウオ
ルシユ関数波のWAL1とWAL5で正弦波を合成す
るときの比率である。第１図では４個の抵抗で重
みづけ回路を構成しており、第１図の３Ａと３Ｂ
の抵抗値をＲとすれば、３Ｃと３Ｄの抵抗値は
2.414Rにする。
小によつて重みづけをしており、この比率はウオ
ルシユ関数波のWAL1とWAL5で正弦波を合成す
るときの比率である。第１図では４個の抵抗で重
みづけ回路を構成しており、第１図の３Ａと３Ｂ
の抵抗値をＲとすれば、３Ｃと３Ｄの抵抗値は
2.414Rにする。
ノツト回路６Ａ，６Ｂは、入力端子７からの入
力信号とウオルシユ関数発生回路１の出力を乗算
して波形合成する場合に、ウオルシユ関数発生回
路１の出力に−１を掛算するためのものである。
力信号とウオルシユ関数発生回路１の出力を乗算
して波形合成する場合に、ウオルシユ関数発生回
路１の出力に−１を掛算するためのものである。
次に、第１図における各部の波形図の一例を第
２図に示す。
２図に示す。
第２図アは入力端子７の入力信号の波形例、第
２図イはウオルシユ関数発生回路１のWAL1の波
形、第２図ウはウオルシユ関数発生回路１の
WAL5の波形、第２図エは出力端子８の出力信号
の波形例である。
２図イはウオルシユ関数発生回路１のWAL1の波
形、第２図ウはウオルシユ関数発生回路１の
WAL5の波形、第２図エは出力端子８の出力信号
の波形例である。
WAL1とWAL5は入力信号の周期に同期しなが
ら、＋１と−１に波形を反転させられる。第２図
の期間T0〜T1では乗算回路２Ａをオンにし、乗
算回路２Ｂをオフにする。期間T1〜T2では乗算
回路２Ｂをオンにし、乗算回路２Ａをオフにす
る。これにより、期間T0〜T1でWAL1は＋１に
なり、期間T1〜T2でWAL1は−１になる。
ら、＋１と−１に波形を反転させられる。第２図
の期間T0〜T1では乗算回路２Ａをオンにし、乗
算回路２Ｂをオフにする。期間T1〜T2では乗算
回路２Ｂをオンにし、乗算回路２Ａをオフにす
る。これにより、期間T0〜T1でWAL1は＋１に
なり、期間T1〜T2でWAL1は−１になる。
WAL5についても、乗算回路２Ｃ，２Ｄのオン
オフで第２図ウのように＋１と−１に波形を反転
させる。
オフで第２図ウのように＋１と−１に波形を反転
させる。
このように、第１図の従来回路によれば、乗算
回路２Ａ〜２Ｄのオンオフで出力端子８に第２図
エのような同期検波出力が得られる。しかし、第
１図の乗算回路２Ａ〜２Ｄのうち、オフになつて
いる回路は高インピーダンスであることとが要求
されるが、実際には浮遊容量により高周波ではイ
ンピーダンスが低下し、検波感度が変化するいう
問題がある。
回路２Ａ〜２Ｄのオンオフで出力端子８に第２図
エのような同期検波出力が得られる。しかし、第
１図の乗算回路２Ａ〜２Ｄのうち、オフになつて
いる回路は高インピーダンスであることとが要求
されるが、実際には浮遊容量により高周波ではイ
ンピーダンスが低下し、検波感度が変化するいう
問題がある。
この考案は、この問題を解決するためのもの
で、第１図の乗算回路２Ａ〜２Ｄのうち、オフに
なつているものをオフになつている期間だけ接地
させるようにしたものである。
で、第１図の乗算回路２Ａ〜２Ｄのうち、オフに
なつているものをオフになつている期間だけ接地
させるようにしたものである。
以下、図面によりこの考案を詳細に説明する。
第３図はこの考案による実施例の回路を示した
ものであり、第３図の１〜８は第１図の１〜８と
同じである。したがつて、第３図の１〜８に対す
る説明は省略する。
ものであり、第３図の１〜８は第１図の１〜８と
同じである。したがつて、第３図の１〜８に対す
る説明は省略する。
第３図の９Ａ〜９Ｄはアナログスイツチであ
り、それぞれ乗算回路２Ａ〜２Ｄに対応して設置
される。スイツチ９Ａ〜９Ｄは、乗算回路２Ａ〜
２Ｄのうちオフになつているものの信号入力側を
接地し、乗算回路の入力信号をなくすためのもの
である。
り、それぞれ乗算回路２Ａ〜２Ｄに対応して設置
される。スイツチ９Ａ〜９Ｄは、乗算回路２Ａ〜
２Ｄのうちオフになつているものの信号入力側を
接地し、乗算回路の入力信号をなくすためのもの
である。
例えば、第２図イの期間T0〜T1では乗算回路
２Ａはオン、乗算回路２Ｂはオフである。したが
つて、期間T0〜T1のときは、スイツチ９Ａをオ
フにし、スイツチ９Ｂをオンにする。これによ
り、乗算回路２Ｂの一端が接地される。
２Ａはオン、乗算回路２Ｂはオフである。したが
つて、期間T0〜T1のときは、スイツチ９Ａをオ
フにし、スイツチ９Ｂをオンにする。これによ
り、乗算回路２Ｂの一端が接地される。
第２図イの期間T1〜T2では乗算回路２Ｂはオ
ン、乗算回路２Ａはオフである。したがつて、期
間T1〜T2のときは、スイツチ９Ａをオンにし、
スイツチ９Ｂをオフにする。これにより、乗算回
路２Ａの一端が接地される。
ン、乗算回路２Ａはオフである。したがつて、期
間T1〜T2のときは、スイツチ９Ａをオンにし、
スイツチ９Ｂをオフにする。これにより、乗算回
路２Ａの一端が接地される。
乗算回路２Ｃ，２Ｄに対するスイツチ９Ｃ，９
Ｄの関係も同じように制御する。すなわち、第２
図ウの＋−に対応して乗算回路２Ｃがオンで乗算
回路２Ｄがオフのときは、スイツチ９Ｃをオフに
し、スイツチ９Ｄをオンにする。乗算回路２Ｃが
オフで乗算回路２Ｄがオンのときは、スイツチ９
Ｃをオンにし、スイツチ９Ｄをオフにする。
Ｄの関係も同じように制御する。すなわち、第２
図ウの＋−に対応して乗算回路２Ｃがオンで乗算
回路２Ｄがオフのときは、スイツチ９Ｃをオフに
し、スイツチ９Ｄをオンにする。乗算回路２Ｃが
オフで乗算回路２Ｄがオンのときは、スイツチ９
Ｃをオンにし、スイツチ９Ｄをオフにする。
以上のように、この考案によれば、ウオルシユ
関数波を用いた同期検波回路でオフになつている
乗算回路を接地させるので、高周波において乗算
回路のアナログスイツチのインピーダンスが低下
しても検波感度に与える影響を軽減させることが
できる。
関数波を用いた同期検波回路でオフになつている
乗算回路を接地させるので、高周波において乗算
回路のアナログスイツチのインピーダンスが低下
しても検波感度に与える影響を軽減させることが
できる。
第１図は従来回路図、第２図は第１図における
各部の波形図の一例を示す図、第３図はこの考案
による実施例の回路図。 １……ウオルシユ関数発生回路、２Ａ〜２Ｄ…
…乗算回路、３Ａ〜３Ｄ……重みづけ回路、６Ａ
……ノツト回路、６Ｂ……ノツト回路、７……入
力端子、８……出力端子、９Ａ〜９Ｄ……アナロ
グスイツチ。
各部の波形図の一例を示す図、第３図はこの考案
による実施例の回路図。 １……ウオルシユ関数発生回路、２Ａ〜２Ｄ…
…乗算回路、３Ａ〜３Ｄ……重みづけ回路、６Ａ
……ノツト回路、６Ｂ……ノツト回路、７……入
力端子、８……出力端子、９Ａ〜９Ｄ……アナロ
グスイツチ。
Claims (1)
- 【実用新案登録請求の範囲】 ウオルシユ関数発生回路の各関数波に対応して
入力信号を分岐し、前記分岐出力に重みづけをす
る重みづけ回路と、前記重みづけ回路の出力と前
記ウオルシユ関数発生回路の各関数波とをそれぞ
れ乗算する乗算回路と、前記各乗算回路の出力を
加算する加算回路とを備える同期検波回路におい
て、 前記乗算回路のうち、オフになつている乗算回
路をオフになつている期間だけ接地させるスイツ
チを設けたことを特徴とする同期検波回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16354382U JPS5967011U (ja) | 1982-10-28 | 1982-10-28 | 同期検波回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16354382U JPS5967011U (ja) | 1982-10-28 | 1982-10-28 | 同期検波回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5967011U JPS5967011U (ja) | 1984-05-07 |
| JPS6334336Y2 true JPS6334336Y2 (ja) | 1988-09-12 |
Family
ID=30358816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16354382U Granted JPS5967011U (ja) | 1982-10-28 | 1982-10-28 | 同期検波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5967011U (ja) |
-
1982
- 1982-10-28 JP JP16354382U patent/JPS5967011U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5967011U (ja) | 1984-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6334336Y2 (ja) | ||
| JP2872275B2 (ja) | ＭＲ検査用ｒｆ信号発生回路配置 | |
| GB1521348A (en) | Method and apparatus for generating digital dual frequency signals | |
| JP3696379B2 (ja) | 多入力振幅・位相測定方法および装置 | |
| GB2110826A (en) | Methods and apparatus for frequency response analysis | |
| JP3047423B2 (ja) | 周波数変換回路 | |
| JP2605998B2 (ja) | パッシブソーナー用模擬信号発生装置 | |
| RU2060536C1 (ru) | Универсальный генератор сигналов произвольной формы | |
| JPH0454524Y2 (ja) | ||
| KR100253181B1 (ko) | 다중 클럭신호 발생회로 | |
| JP3392207B2 (ja) | ハイドロホンアレイ模擬方法及びハイドロホンアレイ模擬装置 | |
| JPS6111545B2 (ja) | ||
| CA2056021A1 (en) | Digital quadrature phase detection circuit | |
| US3435408A (en) | Multimode hydrophone transducer simulator | |
| SU767746A1 (ru) | Генератор случайных сигналов | |
| JP2949764B2 (ja) | 信号発生回路 | |
| SU1078352A1 (ru) | Преобразователь частоты дл переноса угла сдвига фаз входных сигналов на частоту вспомогательного генератора | |
| SU742824A1 (ru) | Цифровой коррел ционный фазометр | |
| JPH0511914B2 (ja) | ||
| SU503355A1 (ru) | Генератор функций уолша | |
| GB1502432A (en) | Frequency synthesisers | |
| JPS58165062A (ja) | 回路素子測定装置 | |
| JPH0270542U (ja) | ||
| JPS6317379B2 (ja) | ||
| JPH05121944A (ja) | 雑音信号生成方式 |