JPS633464B2

JPS633464B2 -

Info

Publication number: JPS633464B2
Application number: JP52014382A
Authority: JP
Inventors: Mitsutoshi Sugawara
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1977-02-10
Filing date: 1977-02-10
Publication date: 1988-01-23
Also published as: JPS5399784A

Description

【発明の詳細な説明】本発明は集積回路装置のリード端子数節約に関
するものである。

一般に集積回路装置はパツケージが高価なた
め、一つのパツケージ内にできるだけ多くの機能
をおさめた方がコスト・性能比で有利である。と
ころが多くの機能をおさめようとすると、それだ
け端子数が増加するが、リード端子数が増加する
とパツケージのリード端子数が増加し、パツケー
ジの形状を大きくしたりより高価にしたりする。
このため集積回路内部でできるだけ多くの回路ブ
ロツクを直結されるような回路構成が考慮されて
いるが、かかる回路群の動作は総合的にしかチエ
ツクできない場合が多い。したがつて個々の回路
ブロツクが正常に動作しているかどうかを検知す
ることは極めて制限される結果になつている。こ
のためできるだけ多くの回路ブロツクを直結した
集積回路装置においては選別検査、および調整時
に手間どつていた。

本発明はこのような比較的大規模な集積回路装
置のチエツクを容易にし、かつより外部導出ピン
数の少ないパツケージに組み立てられるより集積
度の高い集積回路装置を提供することを目的とし
ている。

次に図面を参照してより詳細に説明する。

第１図は従来のFMステレオ復調用集積回路装
置の一例であり、１はかかる集積回路装置のパツ
ケージを示している。入力コンポジツト信号１１
は結合コンデンサ１２を介し入力端子１３より、
プリアンプ２に加えられ、一つはエミツタホロア
（図示せず）を介して復調器７に加えられ、他の
１つは約３倍増巾され端子１９，２１に外付され
るコンデンサ２０を介し、位相検波器３とランプ
回路８に加えられる。位相検波器３で上記信号
と、電圧制御発振器４の出力を分周器５で分周し
た信号とが位相比較され、端子２３，２４に外付
されるループフイルタ２２で平滑され、上記電圧
制御発振器４の発振周波数並に位相を入力のそれ
と一致せしめられる。かかる分周器５の出力はそ
れぞれの位相で、復調器７、ランプ回路８に加え
られ、前者は端子２７，２８にそれぞれ接続され
る負荷抵抗３０，３１及びデエンフアシス用コン
デンサ２９，３２に復調出力を得る。後者はラン
プ回路８で入力信号とプロダクト検波され、入力
信号（19KHzパイロツト成分）の有無により端子
３６に付くランプ３７を点滅させる。端子３３，
３４間に外付されるコンデンサ３５は上記検波出
力の平滑用である。又、端子３８は電源４０用の
端子、端子３９は接地端子である。

本集積回路装置は調整時のみに無入力状態で電
圧制御発振器の発振周波数（いわゆるフリーラン
周波数）を端子２５に外付される時定数回路２６
の定数を調整することにより、76KHz調整する必
要があり、そのときのモニタ用に端子４２が設け
られている。この端子４２は集積回路本来の動作
には不要なものであり、いたづらにチツプ面積を
大きくしたり、パツケージの端子数をふやしてい
る。

第２図は本発明の一実施例であり、第１図と同
一のものには同一の番号を付して説明を省略す
る。

本実施例によれば、定常動作時と電圧制御発振
器の発振周波数測定時とでランプ用端子３６に生
じる出力を切り換えるための切換回路９を備えて
いる。切換回路９は入力端子１３が接地された時
に遮断状態となるトランジスタ４５と、このトラ
ンジスタ４５と抵抗４６とともに差動増幅器を構
成するトランジスタ４４とを含み、トランジスタ
４４のベースには電圧制御発振器４の出力を分周
する分周器５の出力が加えられ、コレクタにはラ
ンプ用端子３６が接続されている。

今、発振周波数測定のために、入力端子１３を
接地すると、トランジスタ４５は遮断し、トラン
ジスタ４４は導通して、トランジスタ４４のコレ
クタに分周器５の出力に応じた出力を導出するよ
うになる。ランプ回路８はFM放送時に送信され
る19KHzのパイロツト信号に応じて、端子３６を
介してランプ３７に電流を流すが、発振周波数測
定時にはパイロツト信号がないために端子３６に
はランプ回路８の出力は現われていない。従つ
て、ランプ用端子３６には電圧制御発振器４の出
力を分周した分周器５の出力を生じることにな
る。又、かかる調整時にはプリアンプ回路２、復
調回路７、及びミユーテイング回路６はバイアス
がめちやくちやになつているが、電圧制御発振回
路のフリーランに関係する他の回路の状態は全
く、正常であるから正しい自走発振周波数の設定
が可能である。

通常動作時は、トランジスタ４５は常に導通し
ており、トランジスタ４４は遮断状態となつてい
る。したがつて分周器５からのモニタ信号が端子
３６から出力されることはない。

このように本願発明によれば、定常動作には不
要な、単に性能検査のためのみに用いる端子を必
要としない。また切換回路９は同一の半導体チツ
プ内に形成でき、なんら集積回路製造の工程を増
やすこともない。

またこのようにして節約できた端子を、他の回
路機能を付加して、コスト対性能比を向上するこ
とができる。例えば端子４３を用いて、ミユーテ
イング回路２を付加することができる。

本発明の他の適用例としては、トランジスタ４
４のコレクタを端子３６以外の、たとえば端子２
７，２８等につなぐことも可能である。この場合
必要に応じデエンフアシス用コンデンサ２９，３
２のとりはずしを行えばよい。又、端子１３は接
地電位以外の電源電位につないで発振周波数を測
定することもできる。この場合にはインバーター
を介してトランジスタ４５のベースに電源電位を
加える等、適用な手段を用いてトランジスタ４５
を遮断状態にすればよい。同様の考えで端子４
３，２７，２８等々を電源、接地、あるいは負極
性電源等通常動作で生じることのない電位に接続
することと、それを検知する手段を設けることに
より上記の調整は可能となるのはあきらかであ
る。

第３図は遅延型自動利得調整回路（以下AGC
回路という）を含む中間周波増幅用集積回路装置
に本発明を適用した他の実施例である。５１はパ
ツケージを示し、アンテナ６０からの入力はチユ
ーナ６１で中間周波に変換され、本集積回路装置
の入力端子６２へ接続される。かかる入力は利得
制御型増幅段（一段目）５２、（二段目）５３を
通り増幅あるいは減すいされ、通常の増幅段５４
でさらに増幅され、検波段５５でAM検波され、
端子７９に復調出力を得る。比較器５８には端子
７５を介して加えられる電源７８の電圧を抵抗７
６及びボリウム７７で分圧した電圧と上記検波段
５５の出力とをそれぞれ加え、さらにキード
AGCの場合にはキーイングパルスも加え、その
出力を端子７１に接続されるコンデンサ７２と抵
抗７３からなる時定数回路で一時保持し、２段目
５３の利得を制御するAGC増幅器５７に加えら
れ、その出力で２段目５３の利得を制御する。
AGC増幅器５７の出力の一部を入力とし、AGC
増幅器５７よりおくれて（つまり弱入力では最大
増幅率であり、AGC増幅器５７がある程度利得
をしぼり出してから）一段目５２をしばりはじめ
るAGC増幅器５６がある。AGC増幅器５６は例
えばトランジスタ８３とエミツタ抵抗８４からな
つている。又、同様な目的でチユーナの利得を遅
延させて動作させるチユーナAGC増幅器５９が
ある。後者にはチユーナAGCのききはじめ（い
わゆるデイレーポイント）を調節するために内部
バイアス安定化回路の出力端子６９から抵抗６
６，６８、及びボリウム６７で分圧された電圧を
基準電圧として与えるために端子６５がある。コ
ンデンサ７０は上記安定化回路のバイパス用、コ
ンデンサ６４はチユーナAGC電圧の平滑用であ
る。尚、電源端子、接地端子、バイパス端子、コ
イル用端子等説明に不必要なものは図示していな
い。

今、切り換え回路９２が無い場合には、一段目
５２のデイレーポイントは内部で決定されている
ため外部からは一段目５２と二段目５３のAGC
のきき方の配分がわからず、集積回路チツプ毎に
ばらつくため、ある入力レベルでのＳ／Ｎの悪化
や強入力特性の悪化を生ずることがあつても簡単
な検査では判明しなかつた。このことは検査工程
でのコストが高くなるばかりでなく、歩留りを悪
くしていた。

本発明によれば、端子６５の直流電位に応じて
動作する切換回路９２を備えている。通常使用時
には内部バイアス安定化回路の出力６９を分圧し
た電圧しかチユーナAGCデイレー調節用端子６
５にはかからないが、中間周波増幅回路の動作チ
ツク時、選別、検査、調整時には上記バイアス安
定化電圧（ツエナー電圧とほぼひとしい大きさと
する）より大きな電圧が調整用外部電源８５によ
り端子６５に強制的に印加される。この外部電源
８５のために、ツエナーダイオード８１は導通
し、トランジスタ８２を導通せしめる。このため
トランジスタ８３、エミツタ抵抗８４によつてな
るAGC増幅回路５６の出力はトランジスタ８２
によつて低電位に押えられる。又、もし、トラン
ジスタ８２のコレクタを電源ラインに接続すれば
上記とは逆にかかる段の出力はハイレベルとする
ことが可能である（これらは必要に応じて選択さ
れる）。上の接続により一段目５２の利得は強制
的に設定できるので入出力端子６２，７９の信号
状態から二段目５３以後の動作状態を知ることが
できる。また他の端子の出力状態から二段目５３
以後の動作状態を知ることもできる。このよう
に、各段単独、及びAGCの配分等について容易
に検査可能である。尚、本発明は第３図に限ら
ず、たとえばチエツク用入力端子として端子６３
を使用することも、この端子の信号振巾（テレビ
の場合通常０〜9V）より大きな、たとえば電源
電圧Vcc近くの値で動作を開始するようトランジ
スタやダイオードを用いて回路を適宜構成するこ
とにより可能である。又、AGC増幅段５６も第
３図に限ることなく、外部から強制的に導通又は
遮断とするためのトランジスタやダイオードを追
加できるものならいかなるタイプにも適用でき
る。

このように本発明によれば比較的集積度の高い
集積回路装置に定常動作に必要な端子数に比しそ
の数を増加することなしに選別、検査、調整ある
いは測定のための端子をとり出すことが可能にな
り製造上きわめて有効である。本発明は、選別、
検査、調整、測定等が通常使用時には行なわれな
いため、専用端子をわりあてる必要がないこと、
部分のチエツクを行うので、他の部分（前記例で
はチユーナAGC用回路）の動作を殺してもかま
わないこと、及びそれらの端子のうちの少くとも
一つが信号振巾が最大増幅率でなく外部から容易
に通常動作とは異なる電圧にすることが可能で、
又内部でそれを容易に識別できることが必要条件
となつているが、このような例はきわめて多いの
で例示したもの以外にも多くの応用が可能であ
る。

【図面の簡単な説明】

第１図は従来のFMステレオ復調用集積回路装
置の一例を示す回路図、第２図は本発明を適用し
てなる一実施例を示す回路図、第３図は本発明を
適用してなる他の実施例を示す回路図である。１：パツケージ、２：プリアンプ、３：位相検
波器、４：電圧制御発振器、５：分周器、６：ミ
ユーテイング回路、７：復調回路、８：ランプ回
路、９：切換回路、１１：入力コンポジツト信
号、１２：カツプリング・コンデンサ、１３：入
力端子、１４：トランジスタ、１５：バイアス用
抵抗、１６：バイアス用電源、１７：抵抗、１
８：PNPトランジスタ、１９，２１：端子、２
０：カツプリング・コンデンサ、２２：ループ・
フイルタ、２３，２４：端子、２５：端子、２
６：時定数回路、２７，２８：出力端子、３０，
３１：出力負荷抵抗、２９，３２：デエンフアシ
ス用コンデンサ、３３，３４：端子、３５：平滑
用コンデンサ、３６：端子、３７：ランプ、３
８：電源端子、３９：接地端子、４０：電源、５
１：パツケージ、５２：利得制御型増幅段（一段
目）、５３：利得制御型増幅段（二段目）、５４：
増幅段、５５：検波段、５６：AGC増幅段、５
７：AGC増幅段、５８：比較器、５９：チユー
ナAGC増幅器、６０：アンテナ、６１：チユー
ナ、６２：入力端子、６３：チユーナAGC出力
端子、６４：平滑用コンデンサ、６５：チユーナ
AGC用基準電圧端子、６６，６８：抵抗、６
７：ボリウム、６９：安定化電源出力端子、７
０：バイパスコンデンサ、７１：端子、７２：ホ
ールド用コンデンサ、７３：抵抗、７４：キーイ
ングパルス入力端子、７５：端子、７６：抵抗、
７７：ボリウム、７８：電源、７９：検波出力端
子。

Claims

【特許請求の範囲】

１通常動作時に内部で処理すべき信号又は内部
で処理された信号が現われる端子と、この端子に
この端子が通常動作時では取り得ることのない電
圧が印加されたことを検出する手段と、この検出
手段の検出出力に応答して内部の回路ブロツクの
少なくとも一部をテストモードとする手段とを有
することを特徴とする集積回路装置。