JPS6334665B2

JPS6334665B2 -

Info

Publication number: JPS6334665B2
Application number: JP12357779A
Authority: JP
Inventors: Fumio Akashi; Tooru Koyama; Masaru Yamaguchi
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1979-09-26
Filing date: 1979-09-26
Publication date: 1988-07-12
Also published as: JPS5647144A

Description

【発明の詳細な説明】この発明は、バイポーラ符号伝送における３値
判定識別誤りの訂正に関するものである。

バイポーラ伝送においては送信情報である２値
信号系列を３値信号系列に変換して送出される。
２値から３値への変換は２値信号の“０”が入力
した場合には“０”が、２値信号の“１”が入力
された場合には“１”と“−１”が交互に送出さ
れる。従つて“１”または“−１”が間に逆極性
の符号を含まずに連続して発生する事はないとい
う禁止ルールが成り立つ。上記の性質によりバイ
ポーラ伝送における１ビツトの単独誤まりを検出
する誤り検出回路が構成できる。この誤りを訂正
する手段として受信信号のうち一番誤りの大きい
ものを抽出して訂正する事によりもつとも確から
しい訂正が行なわれる。

たとえば、１、０、０、０、１という系列が識
別された場合、この５信号の中に誤りが含んでい
ると考えられる。この場合、最初または最後が
“０”を“１”と誤まつているか中の３つのうち
の１つが“−１”が“０”に誤まつているかであ
ると考えられる。従つて、この場合最大誤差発生
時刻記憶回路においてはこの区間で負方向に絶対
値の最大の誤差を検出し、その検出された時刻に
おける識別信号を修正回路にて修正することによ
つて誤まり訂正が行なえる。

本発明の目的はバイポーラ符号の禁止ルールを
用いて識別誤まりを訂正する能力をもつた信号識
別器を提供することにある。

本発明によれば誤りの発生した時刻を記憶する
ことにより、誤りの範囲が特定され、したがつて
確実な訂正が可能となる。

以下に図面を用いて本発明の実施例の詳細を説
明する。

第１図は本発明の一実施例を示すブロツク図で
ある。端子１より入来した受信信号は閾値回路２
で“１”、“０”、“−１”の３値に識別され識別信
号を遅延回路３に入力する。遅延回路３において
は誤まりを検出して訂正するに充分なだけのタイ
ムスロツト分の遅延を受けその出力信号を誤り修
正回路４に入力する。一方端子１より供給された
受信信号および閾値回路２の出力識別信号とは最
大誤差発生時刻記憶回路６に入力される。記憶回
路６においては２つの入力信号から誤差信号が各
時刻において求められ、“１”または“−１”が
発生してから次の“１”または“−１”が発生す
るまでの区間における最大値の発生時刻が記憶さ
れる。閾値回路２から出力された識別信号は誤ま
り検出回路７にも入力され、バイポーラの禁止ル
ールを用いた誤まり検出が行なわれる。すなわち
“１”または“−１”のシンボルが逆極性のシン
ボルが間に入らずして連続したことの検出および
その区間を示す誤まり発生区間の情報が出力され
る。記憶回路６および検出回路７の出力信号はと
もに誤り修正回路４に入力される。誤り修正回路
４においては検出回路７において誤り検出した時
に、記憶回路６の出力で示された時刻において遅
延された識別信号を訂正し端子５に正しい識別信
号を出力する。

以上述べたごとく本発明は実施されるが以下に
誤り検出回路７、最大誤差発生時刻検出回路６、
誤り修正回路４の更に詳しい実施例を示す。

第２図は誤り検出回路の一実施例を示すブロツ
ク図である。閾値回路２で作成された識別信号は
端子７７に入来し、レジスタ７１では“１”また
は“−１”が入来した場合のみその値が書き込ま
れる。比較回路７２にては端子７７から入来した
識別信号とレジスタ７１の出力信号が比較され一
致した場合のみ“１”がその他の場合は“０”が
出力され、これが誤り検出信号となり端子７１１
に出力される。すなわち、識別信号の出力に
“１”または“−１”が“−１”または“１”を
間にはさまずに連続して致着した場合のみ７２か
ら“１”が出力し、これが誤り検出信号となる。
一方カウンタ７３においては端子７８から入来す
る信号間隔を表わすクロツクによつて動作し、ま
た識別信号が“１”または“−１”の場合にリセ
ツトされる。カウンタ出力は並列レジスタ７４を
介してデコーダ７５に入力される。デコーダ７５
では、レジスタ７４の出力の表わす値により適当
な出力に“１”が出力される。すなわち並列レジ
スタ７４の出力には、常に前に“１”または“−
１”の識別信号を得てから後の“０”の連続数が
出力される。もし“１”または“−１”の連続受
信が発生したとき、誤り発生区間としてその連続
した“１”または“−１“及び、間の“０”を加
えた区間を考える。例えば、誤まりが発生した時
レジスタ７４の出力が３を表わしていれば、両端
の“１”または“−１”を加えて５シンボル分が
誤り発生区間となるので、デコーダ７５の出力と
しては左から５本の出力に“１”が出力され、同
様に５であれば７本の出力に“１”が出力され
る。シフトレジスタ７６は並直列入力切替え可能
であり、比較回路７２の出力に応じて出力が
“０”であれば端子７９から“０”を入力する通
常のシフトレジスタとなり、７２の出力が“１”
であれば、デコーダ７５の出力と各前段出力との
論理和が並列入力される。このようにして端子７
１０に誤りが発生した場合の誤り発生区間を示す
信号が発生し、誤り修正回路４に出力する。ここ
でシフトレジスタ７６の段数は遅延回路３の遅延
量と一致したものでなければならない。

第３図は最大誤差発生時刻記憶回路６の実施例
を示すブロツク図である。

この図において端子６１には第１図端子１から
分岐した受信信号が、端子６２には第１図識別回
路２の出力の識別信号１０が、端子６３には第１
図の誤り検出回路７で得られた誤り検出信号すな
わち第２図の端子７１１の出力信号がそれぞれ供
給される。端子６１から入来した受信信号および
端子６２から入来した識別信号は減算器６６にて
減算され誤差信号が作られる。またラツチ回路６
２０においては識別信号“１”または“−１”が
入来した場合にラツチされる。符号反転回路６１
９は減算器６６で作られた誤差信号の符号をラツ
チ出力に応じてラツチ出力が“１”の場合に反転
するもので、これによつてその出力に対しては常
に正方向の誤差検出のみを行なえばよいことにな
る。比較回路６１０は誤差信号を記憶回路６９よ
り出力される最大誤差の比較を行なうもので、比
較回路において誤差信号入力が大きい場合に
“１”を出力し、これによつて記憶回路６９に符
号反転回路６１９から入来する新しい最大誤差を
書き込むことができる。記憶回路６９にはまたリ
セツト端子が付いているが、そのリセツト信号は
以下のごとく作られる。端子６２から入来した識
別信号はそのまま選択回路６８に入力されるとと
もに、レジスタ６７を介しても回路６８に入力さ
れる。選択回路６８においては端子６３から入来
する誤り検出回路７で得られた誤り検出信号によ
つて選択が行なわれ、“１”の場合にはレジスタ
を介した信号が、“０”の場合には識別信号がそ
のまま選択され変換器６２４に入力される。変換
器６２４では“１”または“−１”が入来した場
合に“１”に“０”が入来した場合に“０”に変
換され２値信号が出力される。この変換器出力と
誤り検出信号をレジスタ６２３で１信号間隔遅延
した信号とは、OR回路６２２で論理和がとられ
その出力がリセツト信号となる。このような回路
構成をとることによりリセツト信号は誤り検出が
なされない場合には“１”または“−１”が識別
される毎にリセツトされ、誤り検出された場合に
は１信号間隔分遅延されてリセツトされ、誤まり
発生の可能性のある区間全部の中で最大誤差を検
出できる。次にカウンタ６１１は端子６４より入
来する１信号間隔を表わすパルスをクロツクとし
て動作し、また前記リセツト信号にてリセツトさ
れる。レジスタ６１８，６１７はともに１ビツト
の遅延をもつ並列レジスタであるがレジスタ６１
８は１信号間隔ごとに更新され、レジスタ６１７
は最大誤差が検出されるごとに更新され、ともに
減算器６１２に入来する。減算器６１２ではレジ
スタ６１７の出力信号からレジスタ６１８の出力
信号が差し引かれ、従つてその出力は現在から何
信号間隔前に最大誤差が発生されたかを表わす信
号となる。一方シフトレジスタ６１４は並直列切
替え型のシフトレジスタで、リセツト信号をレジ
スタ６１６信号間隔遅延したものが切替え信号と
して入来する。前記切替え信号“０”の場合は端
子６２１の“０”信号を直列信号とする通常のシ
フトレジスタとして動作し、切替え回路が“１”
の場合には、前記減算器６１２の出力にあらわれ
た最大誤差の発生位置を示す信号がデコーダ６１
３でデコードされ、当該位置のみの信号を“１”
とする信号がシフトレジスタの並列入力となり、
この入力はシフトレジスタの各レジスタの前段の
信号と論理和がとられ、次段レジスタに入力す
る。このようにして端子６５に正しい最大誤差発
生時刻を出力し、誤り修正回路４に入力する。

第４図は誤り修正回路４実施例を示すブロツク
図である。第４図において端子４１には、第１図
の遅延回路３の出力が、端子４２には第２図の端
子７１０から出力される、誤り区間を示す信号
が、端子４３には第３図の６５から出力される最
大誤差発生時刻を示す信号が、それぞれ供給さ
れ、端子４６に修正された識別信号を得る。また
端子４６は第２図の端子５と同一のものである。
第４図において端子４１より入来した遅延された
識別信号は変換器４５に入力する。変換器４５に
は、端子４２より入来する誤り区間を表わす信号
と端子４３より入来する最大誤差発生時刻を表わ
す信号との論理積がAND回路４４でとられ変換
信号として入力する。AND回路４４の出力には
誤りが発生した場合に、最大誤差が発生した時
刻、すなわち誤つている可能性が最も高い時刻に
のみ“１”が出力される。変換器４５では変換信
号が“１”の場合のみ、“０”が“１”または
“−１”に、“−１”または“１”が“０”に変換
され端子４６に修正された。識別信号が出力され
る。これらの回路構成において、誤り検出回路お
よび最大誤差時刻記憶回路の間には、シフトレジ
スタ、カウンタ等ほぼ同様の機能をもつた回路が
含まれるがこれらを共通の回路とした構成も可能
である。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロツク図、
第２図は本実施例中の誤り検出回路、第３図は本
実施例中の最大誤差発生時刻記憶回路、第４図は
誤り修正回路の一実施例をそれぞれ示すブロツク
図である。図において、２は閾値回路、３は遅延回路、４
は誤り修正回路、６は最大誤差発生時刻記憶回
路、７は誤り修正回路、７１，７４，６７，６２
３，６１８，６１７はレジスタ、６２０はラツチ
回路、７３，６１１はカウンタ、７５，６１３は
デコーダ、７６，６１４はシフトレジスタ、６８
は選択回路、６６，６１２は減算器、６９は記憶
回路、７２，６１０は比較回路、６１９は符号反
転回路、６２４，４５は変換器、４４はAND回
路、６２２はOR回路である。

Claims

【特許請求の範囲】

１バイポーラ符号伝送に用いる受信器におい
て、受信信号から“１”、“０”、“−１”の３値に
対応する識別信号を得る閾値回路と、前記識別信
号のうち“１”または“−１”が逆極性の信号を
間に含まずに連続して受信することを検出し、か
つ“１”又は“−１”が逆極性の信号を間に含ま
ずに連続して受信した区間を示す信号を出力する
誤り検出回路と、“１”又は“−１”が発生して
から次の“１”又は“−１”が発生するまでの間
において前記受信信号と識別信号から検出される
誤差の最大値の発生位置を記憶する最大誤差発生
時刻記憶回路と、前記識別信号を遅延し遅延識別
信号を得る遅延回路と、前記誤り検出回路出力を
用いて遅延識別信号を最大誤差発生時刻記憶回路
に記憶された時刻において修正する誤り修正回路
とを含み正しい識別信号を得ることを特徴とした
信号識別器。