JPS633467B2 - - Google Patents
Info
- Publication number
- JPS633467B2 JPS633467B2 JP53043642A JP4364278A JPS633467B2 JP S633467 B2 JPS633467 B2 JP S633467B2 JP 53043642 A JP53043642 A JP 53043642A JP 4364278 A JP4364278 A JP 4364278A JP S633467 B2 JPS633467 B2 JP S633467B2
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- charge
- charge carriers
- semiconductor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012546 transfer Methods 0.000 claims description 126
- 239000002800 charge carrier Substances 0.000 claims description 76
- 239000004065 semiconductor Substances 0.000 claims description 75
- 238000001514 detection method Methods 0.000 claims description 33
- 238000009792 diffusion process Methods 0.000 claims description 7
- 230000000694 effects Effects 0.000 claims description 6
- 230000001902 propagating effect Effects 0.000 claims description 4
- 238000012360 testing method Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 description 33
- 238000002347 injection Methods 0.000 description 30
- 239000007924 injection Substances 0.000 description 30
- 239000012212 insulator Substances 0.000 description 18
- 238000000034 method Methods 0.000 description 17
- 238000010897 surface acoustic wave method Methods 0.000 description 12
- 229910004298 SiO 2 Inorganic materials 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 239000004020 conductor Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000001444 catalytic combustion detection Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 229910000673 Indium arsenide Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 4
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 4
- 229910005540 GaP Inorganic materials 0.000 description 3
- 229910005542 GaSb Inorganic materials 0.000 description 3
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000007733 ion plating Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 230000015654 memory Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910052711 selenium Inorganic materials 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052714 tellurium Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 238000002604 ultrasonography Methods 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- 229910017083 AlN Inorganic materials 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910015902 Bi 2 O 3 Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- 229910013641 LiNbO 3 Inorganic materials 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- -1 Si 3 N 4 Inorganic materials 0.000 description 1
- 229910008065 Si-SiO Inorganic materials 0.000 description 1
- 229910006405 Si—SiO Inorganic materials 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052980 cadmium sulfide Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000000452 restraining effect Effects 0.000 description 1
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 229910052950 sphalerite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000003949 trap density measurement Methods 0.000 description 1
- 238000004506 ultrasonic cleaning Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 229910052984 zinc sulfide Inorganic materials 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
- G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/005—Arrangements for selecting an address in a digital store with travelling wave access
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Pressure Sensors (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】
本発明は圧電物質を伝搬する超音波に伴う電界
により半導体表面近傍において電荷キヤリヤを転
送する電荷転送素子に関するものであり、さらに
詳しくは転送される電荷キヤリヤを転送チヤネル
からはずさないチヤネル・ストツプを有するモノ
リシツク型電荷転送素子に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a charge transfer element that transfers charge carriers in the vicinity of a semiconductor surface by an electric field associated with an ultrasonic wave propagating through a piezoelectric material, and more specifically, the present invention relates to a charge transfer element that transfers charge carriers near a semiconductor surface by an electric field accompanying an ultrasonic wave propagating through a piezoelectric material. The present invention relates to a monolithic charge transfer device having a channel stop that does not displace.
従来、情報を転送するための素子(デバイス)
としては各種のものがある。たとえば磁気的特性
を利用したものには、平板上で磁気的極性の異な
つた部分を動かしていくいわゆる磁気バブルと呼
ばれるデバイス、穴あき磁心に蓄えられた磁性の
極性を順次変換していくデバイス等がある。 Traditionally, elements (devices) for transmitting information
There are various types. For example, devices that utilize magnetic properties include devices called magnetic bubbles that move parts of different magnetic polarities on a flat plate, and devices that sequentially change the polarity of magnetism stored in a perforated magnetic core. There is.
また電気的特性を利用したものにMOS電界効
果トランジスターとコンデンサーによる回路を集
積した形のいわゆるBBDと呼ばれるデバイス、
半導体表面上の絶縁酸化膜上に設けた一連の電極
に次々と電圧を印加することにより半導体表面近
傍のポテンシヤルを次々と変化させ、少数キヤリ
アを順次移動させていくいわゆるCCDと呼ばれ
るデバイスなどがある。このうちCCDは現在非
常に注目を集めているデバイスである。 In addition, there are devices called BBDs that integrate circuits using MOS field effect transistors and capacitors that utilize electrical characteristics.
There are devices called CCDs that sequentially change the potential near the semiconductor surface by applying voltage one after another to a series of electrodes provided on an insulating oxide film on the semiconductor surface, thereby moving minority carriers one after another. . Among these, CCD is a device that is currently attracting a lot of attention.
しかしながらこれらのデバイスはいずれも下記
のごとき欠点を有している。たとえば磁気バブル
はアクセスタイムが長く約1msecも要し、BBD
は転送における電荷キヤリヤの損失(以下転送損
失と称する)が大きい。またCCDは、一般に転
送電極の下のポテンシヤルは平担で傾きを持たな
いため電荷キヤリヤの一部は信号電荷自身の濃度
拡散で移動し、そのためこの拡散速度よりも転送
速度を高くすることはできないし、転送のための
一連の電極及びそれに順次電圧を印加するための
リード線が必要であり構造が複雑なため製造が困
難である。 However, all of these devices have the following drawbacks. For example, magnetic bubbles have a long access time, approximately 1 msec, and BBD
The loss of charge carriers during transfer (hereinafter referred to as transfer loss) is large. In addition, in CCDs, the potential under the transfer electrode is generally flat and has no slope, so some of the charge carriers move due to the concentration diffusion of the signal charge itself, and therefore the transfer rate cannot be made higher than this diffusion rate. However, it is difficult to manufacture because it requires a series of electrodes for transfer and lead wires to sequentially apply voltage to them, and the structure is complicated.
また上記のデバイスとは異なり、圧電物質を伝
搬する超音波に伴う電場により半導体表面近傍に
おいて電荷キヤリヤを転送するデバイス(以下
SAW−CTDと称する)もいくつか知られてい
る。しかしそれらはいずれも多くの欠点を有して
おり実用的ではない。 Also, unlike the above devices, a device (hereinafter referred to as
(referred to as SAW-CTD) are also known. However, all of them have many drawbacks and are not practical.
たとえば米国特許第3858232号明細書に開示さ
れているごとく圧電物質と半導体の間に一連の金
属の電極を設けたデバイスは金属電極を設けた為
に電極の下で表面波によつて生じた電位勾配がな
くなりその結果転送速度が電荷キヤリヤの濃度拡
散で制限され、従来のCCDと同様な欠点を有す
るものになつている。また同明細書には圧電体と
半導体が直接接しているデバイスが開示されてい
るが、そのデバイスは半導体と圧電物質との間に
電荷キヤリヤの注入・放出も生じさらに注入され
た電荷キヤリヤが圧電物質中のトラツプに入りこ
むことからS/Nの低下とデバイスの電気的特性
にヒステリシスが生じる欠点を有している。さら
にこのデバイスの欠点は電荷キヤリヤを転送すべ
き道(以下、転送チヤネルと称する)から電荷キ
ヤリヤをはずさないための阻止領域(以下、チヤ
ネル・ストツプと称する)が設けられていないこ
とである。従つて転送時に電荷キヤリヤの一部が
転送チヤネルからはずれ転送損失が生じる原因と
なる。また転送チヤネルの周辺にチヤネル・スト
ツプがないため転送チヤネルを直線状にしか設計
できないのでこのデバイスを遅延線として用いる
場合にはデバイスが長くなつてしまう欠点があ
る。また特公昭52−36677号明細書に開示されて
いるごとく圧電物質と半導体との間に絶縁層を設
けたものも考案されているが、このデバイスにも
チヤネル・ストツプがないため転送損失が大きく
て実用には適さない。またウルトラソニツク・シ
ンポジウム・プロシーデイングス誌、IEEE Cat.
#76第201頁から第204頁に記載してあるように半
導体の上に絶縁層を設け、その上に圧電物質層を
設け、さらにその上に電極を設けたデバイスも考
案されているが、これにもチヤネル・ストツプが
ないので転送損失が大きく実用に適さない。また
アプライド・フイジツクス・レター誌、第29巻、
第2号、第82頁に記載されているごとく、圧電物
質と半導体との間に空隙を設けたデバイスも知ら
れているが、このデバイスは空隙を有する為電気
的特性が不安定で、かつ変形し易く取り扱いが難
しい欠点を有している。 For example, as disclosed in U.S. Pat. No. 3,858,232, a device in which a series of metal electrodes is provided between a piezoelectric material and a semiconductor has a potential that is generated by surface waves under the electrodes due to the provision of the metal electrodes. The gradient is eliminated, and as a result, the transfer rate is limited by the concentration diffusion of the charge carriers, making it suffer from the same drawbacks as conventional CCDs. Furthermore, the same specification discloses a device in which a piezoelectric material and a semiconductor are in direct contact, but in this device, charge carriers are also injected and released between the semiconductor and the piezoelectric material, and the injected charge carriers become piezoelectric. It has the disadvantage that the S/N ratio decreases and hysteresis occurs in the electrical characteristics of the device because it enters into traps in the material. A further disadvantage of this device is that there is no blocking region (hereinafter referred to as channel stop) for preventing charge carriers from being removed from the path to which they are to be transferred (hereinafter referred to as transfer channel). Therefore, during transfer, some of the charge carriers are removed from the transfer channel, causing transfer loss. Furthermore, since there is no channel stop around the transfer channel, the transfer channel can only be designed in a straight line, so when this device is used as a delay line, it has the disadvantage that it becomes long. Furthermore, as disclosed in Japanese Patent Publication No. 52-36677, a device in which an insulating layer is provided between the piezoelectric material and the semiconductor has been devised, but this device also has no channel stop and therefore suffers from large transfer losses. It is not suitable for practical use. Also published in Ultrasonics Symposium Proceedings, IEEE Cat.
#76 As described on pages 201 to 204, devices have been devised in which an insulating layer is provided on a semiconductor, a piezoelectric material layer is provided on top of the insulating layer, and an electrode is further provided on top of the insulating layer. Since this method also does not have a channel stop, the transfer loss is large and it is not suitable for practical use. Also, Applied Physics Letters, Volume 29,
As described in No. 2, page 82, a device in which a gap is provided between a piezoelectric material and a semiconductor is also known, but this device has unstable electrical characteristics due to the gap, and It has the disadvantage of being easily deformed and difficult to handle.
以上のごとく従来のCCDは転送損失を小さい
状態で転送周波数を上げることが実用上は不可能
であつたし、またSAW−CTDは転送損失が大き
かつたり特性が不安定であつたりして実用には適
さなかつた。さらにSAW−CTDでは電荷キヤリ
ヤの注入の際に注入ダイオードはあつても注入ゲ
ートが存在しないため注入時間と注入量を制御す
ることは困難であつた。 As mentioned above, with conventional CCDs, it is practically impossible to increase the transfer frequency while keeping transfer losses small, and with SAW-CTDs, transfer losses are large and the characteristics are unstable, making it practically impossible to increase the transfer frequency. It was not suitable for Furthermore, in the SAW-CTD, when charge carriers are injected, although there is an injection diode, there is no injection gate, so it is difficult to control the injection time and amount.
本発明の目的は転送損失の極めて少ない、従つ
て情報を転送するための電荷転送素子としてはじ
めて実用に供しうるSAW−CTDを提供すること
である。従来SAW−CTDにおいては転送損失に
ついて充分に考慮されていなかつた。すなわち従
来のSAW−CTDにおいては電荷キヤリヤは電位
の谷に落ち込んでいるため電界によつて強制的に
移動することのみ考えられていたが、本質的につ
みのこしに関しては考えられていなかつた。しか
しながら実際には本発明以前のSAW−CTDにお
いてもつみのこしによる転送損失があることが本
発明者による研究の結果見い出され、その知見に
もとづいて本発明はなされたものである。本発明
者は転送損失の原因として第一に電荷キヤリヤの
転送される方向に対して直角な方向(横方向)へ
の転送チヤネルからの電荷キヤリヤの逸脱、第二
に転送される電荷キヤリヤが超音波に伴なう電位
の谷に完全には拘束されないこと、第三に半導体
表面の空いているトラツプによる電荷キヤリヤの
捕獲を考慮して、それらによる転送損失を激減さ
せた。すなわち第一の原因に対してはチヤネル・
ストツプを設けた。これにより電荷キヤリヤが転
送チヤネルから横方向へ電荷キヤリヤが逃げるの
を防止した。また第二の原因に対しては電荷キヤ
リヤが落ちこぼれないように拘束する条件をはじ
めて正しく解析し、これによつて落ちこぼれのな
い転送条件を明確にした。なお超音波に伴い進行
する電位の谷に電荷キヤリヤを拘束することをバ
ンチング(bunching)と称する。またバンチン
グが完全におこなえるような構造としては圧電体
と半導体とが一体となつたモノリシツク型がバン
チングに必要な強い電位(ポテンシヤル)を半導
体表面に印加できるので好ましい。またバンチン
グに必要な超音波のポテンシヤルは超音波の波長
が小さいほど少なくてよい。超音波として弾性表
面波を用いた場合は弾性表面波に伴う電位は表面
から約一波長以内に存在するので圧電体の厚さは
弾性表面波の波長より短いことが必要である。ま
た第三の原因に対しては半導体表面のトラツプに
電荷キヤリヤが落ち込むための統計的な時間を見
積り、その時間よりも短時間に電荷キヤリヤを転
送することが可能なことを明確にした。 An object of the present invention is to provide a SAW-CTD which has extremely low transfer loss and can therefore be put to practical use as a charge transfer device for transferring information for the first time. Transfer loss has not been sufficiently considered in conventional SAW-CTD. In other words, in conventional SAW-CTDs, it was only considered that the charge carriers are forced to move by the electric field because they fall into the potential valleys, but essentially no consideration was given to the connection of the charge carriers. However, as a result of research conducted by the present inventor, it was actually discovered that even in SAW-CTDs prior to the present invention, there is a transfer loss due to straining of the fibers, and the present invention has been made based on this knowledge. The present inventor believes that the causes of transfer loss are, firstly, deviation of charge carriers from the transfer channel in a direction perpendicular to the direction in which charge carriers are transferred (lateral direction); and secondly, charge carriers exceeding the transfer channel. Taking into account the fact that the potential is not completely constrained by the potential troughs associated with sound waves, and thirdly the capture of charge carriers by empty traps on the semiconductor surface, the transfer loss caused by them has been drastically reduced. In other words, for the first cause, channel
A stop was set up. This prevented charge carriers from escaping laterally from the transfer channel. As for the second cause, we correctly analyzed for the first time the conditions that constrain the charge carriers so that they do not fall out, and thereby clarified the transfer conditions that do not cause them to fall out. Note that restraining charge carriers in the valley of the potential that progresses with the ultrasonic wave is called bunching. Further, as a structure that can perform bunching perfectly, a monolithic type in which a piezoelectric body and a semiconductor are integrated is preferable because a strong potential necessary for bunching can be applied to the semiconductor surface. Further, the smaller the wavelength of the ultrasonic wave, the smaller the potential of the ultrasonic wave required for bunching. When surface acoustic waves are used as ultrasonic waves, the potential associated with the surface acoustic waves exists within about one wavelength from the surface, so the thickness of the piezoelectric body needs to be shorter than the wavelength of the surface acoustic waves. As for the third cause, we estimated the statistical time it takes for charge carriers to fall into a trap on the semiconductor surface, and clarified that it is possible to transfer charge carriers in a shorter time than that time.
さらに本発明の目的は安定な動作をするSAW
−CTDを提供することである。さらに本発明の
目的は転送密度の高いSAW−CTDを提供するこ
とである。さらにまた本発明の目的は電荷転送素
子として、転送損失が極めて少なく、転送密度が
高く、転送速度が大きく、転送用電極がなく、消
費電力が少なく、安定な動作をし、構造が簡単で
あり、製造が容易で、安価な特長をもつものを提
供することである。また本発明の目的は高密度メ
モリ、高速メモリ、遅延線等の信号処理、フアク
シミリ、撮像板に用いられるSAW−CTDを提供
することである。 Furthermore, the purpose of the present invention is to provide a SAW with stable operation.
- To provide CTD. A further object of the present invention is to provide a SAW-CTD with high transfer density. Furthermore, it is an object of the present invention to provide a charge transfer device with extremely low transfer loss, high transfer density, high transfer speed, no transfer electrodes, low power consumption, stable operation, and simple structure. The purpose is to provide a product that is easy to manufacture and inexpensive. Another object of the present invention is to provide a SAW-CTD for use in high-density memories, high-speed memories, signal processing such as delay lines, facsimile machines, and imaging plates.
本発明は、超音波を圧電体層に伝搬させるため
の超音波発生部と、電荷キヤリヤを該超音波に併
う電位の谷にバンチングして半導体表面近傍の空
乏層中を転送するための転送チヤネルと、転送さ
れた該電荷キヤリヤの検出部と、該電荷キヤリヤ
を該転送チヤネルからはずさないためのチヤネ
ル・ストツプとを有するモノリシツク型電荷転送
素子において該バンチングは転送される電荷キヤ
リヤ自身がつくる空間電荷によるポテンシヤル
と、転送される電荷キヤリヤによる拡散効果によ
るポテンシヤルと、電荷キヤリヤ1個(テストチ
ヤージ)をバンチングするためのポテンシヤルと
の和以上のポテンシヤルを転送チヤネルに与える
ことを特徴とする電荷転送素子である。 The present invention relates to an ultrasonic generation unit for propagating ultrasonic waves to a piezoelectric layer, and a transfer unit for bunching charge carriers into potential valleys associated with the ultrasonic waves and transferring them through a depletion layer near the semiconductor surface. In a monolithic charge transfer device having a channel, a detection section for the transferred charge carriers, and a channel stop for preventing the charge carriers from being removed from the transfer channel, the bunching is a space created by the transferred charge carriers themselves. A charge transfer element characterized in that it provides a transfer channel with a potential greater than the sum of a potential due to electric charges, a potential due to a diffusion effect due to transferred charge carriers, and a potential for bunching one charge carrier (test charge). be.
さらに本発明の好ましい態様は、該超音波はそ
の一波長の距離を移動する時間が該電荷キヤリヤ
が該半導体の表面トラツプに落ち込む統計的な時
間よりも短いことを特徴とする電荷転送素子であ
る。 A further preferred embodiment of the invention is a charge transfer device, characterized in that the time for the ultrasonic waves to travel over the distance of one wavelength is shorter than the statistical time for the charge carriers to fall into the surface traps of the semiconductor. .
本発明に用いられる半導体としては、たとえば
Si、Ge、ZnO、ZnS、CdS、Te、Se、ZnSe、
InSb、InAs、InP、GaP、GaAs、GaSb、Ga1-x
AlxAs、GaAs1-xPx、InGaPがある。 Examples of semiconductors used in the present invention include
Si, Ge, ZnO, ZnS, CdS, Te, Se, ZnSe,
InSb, InAs, InP, GaP, GaAs, GaSb, Ga 1-x
There are Al x As, GaAs 1-x P x and InGaP.
なお上記物質に限る必要はなく半導体ならば原
則的に本発明に適用出来る。このうち好ましい半
導体としてはSi、Ge、GaAs、InAs、InSb、CdS
であり、更に好ましいものはSiである。さらに二
種以上の半導体を組合せて使用しても良い。 Note that the material is not limited to the above-mentioned materials, and any semiconductor can be applied to the present invention in principle. Among these, preferred semiconductors are Si, Ge, GaAs, InAs, InSb, and CdS.
More preferred is Si. Furthermore, two or more types of semiconductors may be used in combination.
また圧電体としては、たとえば、ZnO、AlN、
GaAs、GaP、GaSb、InAs、InP、InSb、Se、
Te、Cds、ZnS、PZT系セラミツク〔Pb(Sn0.5
Sb0.5)O3−PbZrO3−PbTiO3等〕γ−Bi2O3族化
合物(Bi12GeO20、Bi12PbO19、Bi12SiO20)
LiNbO3、LiTaO3、水晶がある。上記以外の物
質でも圧電体ならば原則的に本発明に適用出来
る。このうち好ましいものはZnO、CdS、AlNで
ある。また二種以上の圧電体を組合せて用いても
良い。 Examples of piezoelectric materials include ZnO, AlN,
GaAs, GaP, GaSb, InAs, InP, InSb, Se,
Te, Cds, ZnS, PZT ceramics [Pb(Sn 0.5
Sb 0.5 ) O 3 −PbZrO 3 −PbTiO 3 etc.] γ-Bi 2 O 3 group compounds (Bi 12 GeO 20 , Bi 12 PbO 19 , Bi 12 SiO 20 )
There are LiNbO 3 , LiTaO 3 , and crystal. In principle, materials other than those mentioned above can be applied to the present invention as long as they are piezoelectric materials. Among these, preferred are ZnO, CdS, and AlN. Further, two or more types of piezoelectric bodies may be used in combination.
本発明の電荷転送素子はモノリシツク型である
ために半導体と圧電体とを積層する場合には、圧
電体物質が高絶縁性である場合には半導体上に直
接に圧電体層が真空蒸着、スパツタリング、イオ
ンプレーテイングその他各種の薄膜作成方法によ
つて積層されるものでもよいが、一般には半導体
上に絶縁体層を形成し、その上に圧電体層が積層
されるものの方が好ましい。 Since the charge transfer device of the present invention is a monolithic type, when a semiconductor and a piezoelectric material are laminated, if the piezoelectric material is highly insulating, the piezoelectric material layer is directly deposited on the semiconductor by vacuum evaporation or sputtering. Although they may be laminated by various thin film forming methods such as ion plating or ion plating, it is generally preferable to form an insulator layer on a semiconductor and then laminate a piezoelectric layer thereon.
このような絶縁体層を形成する物質としてはた
とえばSiO、SiO2、Al2O3、Si3N4、TaN、
TiO2、Ta2O5、AlN、ボロンガラス、リンガラ
ス、酸素過剰多結晶シリコンがある。なお上記物
質に限る必要はなく絶縁体ならば原則的に本発明
に用いることが出来る。好ましいものはSi3N4、
Al2O3、SiO2であり、更に好ましいものはSiO2で
ある。また、二種以上の絶縁体を組合せて用いて
も良い。圧電体を絶縁体上に作成する際さらに絶
縁体中にイオンも注入されたり表面準位が導入さ
れたりしないような絶縁体層を作成することが望
ましい。 Examples of substances forming such an insulating layer include SiO, SiO 2 , Al 2 O 3 , Si 3 N 4 , TaN,
These include TiO 2 , Ta 2 O 5 , AlN, boron glass, phosphorus glass, and oxygen-excess polycrystalline silicon. Note that it is not necessary to limit the materials to the above materials, and in principle, any insulator can be used in the present invention. Preferred are Si 3 N 4 ,
These include Al 2 O 3 and SiO 2 , with SiO 2 being more preferred. Furthermore, two or more types of insulators may be used in combination. When creating a piezoelectric material on an insulator, it is desirable to create an insulator layer in which neither ions nor surface states are introduced into the insulator.
また半導体が圧電体を兼ねる場合には上述のよ
うな積層をする必要はない。そのような半導体と
しては、たとえばCdS、ZnO、ZnS、GaAs、
GaP、GaSb、InAs、InP、InSb、Se、Teのよう
な半導体を使うことができる。 Furthermore, if the semiconductor also serves as a piezoelectric material, there is no need to perform the above-described lamination. Examples of such semiconductors include CdS, ZnO, ZnS, GaAs,
Semiconductors such as GaP, GaSb, InAs, InP, InSb, Se, Te can be used.
半導体表面近傍の空乏層とは、たとえばp型半
導体の場合には正の電圧を印加するとp型半導体
の表面近くの正孔はこの正の電圧に反発されて、
表面からバルクの方へ押しやられて正孔が殆んど
ない領域が存在するが、この領域をいう。またp
型半導体の表面にn型半導体をうめ込んだ場合に
おいても基板であるp型半導体の表面近傍が上記
の状態になつていれば、n型半導体からp型半導
体の正孔の殆んどない領域までをいう。n型半導
体の場合には同様に電子が殆んどない領域をい
う。 A depletion layer near the semiconductor surface is, for example, in the case of a p-type semiconductor, when a positive voltage is applied, holes near the surface of the p-type semiconductor are repelled by this positive voltage.
There is a region where there are almost no holes that are pushed from the surface toward the bulk, and this region is referred to as this region. Also p
Even when an n-type semiconductor is embedded in the surface of a p-type semiconductor, if the vicinity of the surface of the p-type semiconductor, which is the substrate, is in the above state, there will be a region from the n-type semiconductor to the p-type semiconductor where there are almost no holes. up to. In the case of an n-type semiconductor, this also refers to a region where there are almost no electrons.
このような空乏層の形成するにはたとえば、p
型半導体の場合には正イオンを、n型半導体の場
合には電子または陰イオンを、それぞれ半導体上
に設けた絶縁性の層中にイオン打込み等の方法に
より存在させることによつて形成できる。また半
導体上の絶縁性の層を介して電圧を印加しても空
乏層を形成できるので、この場合は絶縁性の層の
上に電極となる導電体を設ければよい。そのよう
な導電体としては、たとえばAl、Au、Ag、Cr、
Ni、Pt、Moなどの金属が代表的であるがそれ以
外の金属や合金も本発明に適用できる。特に好ま
しいのはIn2O3−SnO2やポリ・シリコンなどの導
電体物質である。一般には半導体上に直接あるい
は間接に積層された圧電体層上にこの導電体層を
積層すればよいが、圧電体層の絶縁性が低い場合
にはその間に絶縁体層を介在させるのが好まし
い。その理由は導電体層から低絶縁性の圧電体層
に電子または正孔が注入されると半導体表面近傍
の電気特性が変化するからである。 To form such a depletion layer, for example, p
In the case of a type semiconductor, positive ions, and in the case of an n-type semiconductor, electrons or negative ions can be formed by causing them to exist in an insulating layer provided on the semiconductor by a method such as ion implantation. Furthermore, a depletion layer can be formed by applying a voltage through an insulating layer on the semiconductor, so in this case, a conductor serving as an electrode may be provided on the insulating layer. Examples of such conductors include Al, Au, Ag, Cr,
Metals such as Ni, Pt, and Mo are representative, but other metals and alloys can also be applied to the present invention. Particularly preferred are conductive materials such as In 2 O 3 --SnO 2 and polysilicon. Generally, this conductive layer may be laminated on a piezoelectric layer laminated directly or indirectly on a semiconductor, but if the piezoelectric layer has low insulation properties, it is preferable to interpose an insulating layer between them. . The reason for this is that when electrons or holes are injected from the conductor layer into the low-insulating piezoelectric layer, the electrical characteristics near the semiconductor surface change.
超音波発生部としてはたとえば圧電体層上に
Al、Crなどの金属からなる櫛型電極を用いれば
よいが、その他公知の超音波発生方法による構成
を利用することができる。いずれにせよ圧電体層
に超音波を伝搬させるものであればよく、また超
音波発生部の数は2個以上であつてもよく、それ
らの位置も目的に応じて自由に決めることができ
る。また櫛型電極を用いる場合には櫛型電極に高
周波電圧を印加すれば超音波を発生させることが
できるが、第16図aに示すようにAl、Crなど
の金属からなるパツドを設けておくと超音波の発
生効率が高くなるので好ましい。また超音波とし
ては弾性表面波に限る必要はなく、擬似表面波、
境界波、バルク波などを用いてもよい。 For example, the ultrasonic wave generator may be placed on a piezoelectric layer.
A comb-shaped electrode made of metal such as Al or Cr may be used, but other configurations based on known ultrasonic generation methods may also be used. In any case, any device that allows ultrasonic waves to propagate through the piezoelectric layer may be used, and the number of ultrasonic wave generators may be two or more, and their positions can be freely determined depending on the purpose. In addition, when using a comb-shaped electrode, ultrasonic waves can be generated by applying a high-frequency voltage to the comb-shaped electrode, but as shown in Figure 16a, a pad made of metal such as Al or Cr is provided. This is preferable because the efficiency of generating ultrasonic waves becomes high. In addition, ultrasonic waves are not limited to surface acoustic waves; pseudo surface waves,
Boundary waves, bulk waves, etc. may also be used.
転送チヤネルとは電荷キヤリヤを移動させるた
めの道であり、目的に応じて複数個あつてもよ
く、曲線であつてもよく、その巾は常に一定であ
る必要もない。さらに転送チヤネルは分割あるい
は合流するものでもよい。 A transfer channel is a path for moving charge carriers, and there may be a plurality of them depending on the purpose, or they may be curved, and the width thereof does not need to be always constant. Furthermore, the transfer channels may be split or merged.
チヤネル・ストツプを設ける方法としては、目
的とする転送チヤネルの周辺にたとえばp型半導
体の場合には、p+型半導体をp型半導体の表面
近傍に拡散させてもよく、p型半導体上に設けた
絶縁性層をはさんで上に導電体層を設け負の電圧
を印加してもよい。n型半導体の場合にも同様な
考えによつてチヤネル・ストツプを設けることが
できる。また半導体上の絶縁体層の厚さを転送チ
ヤネル上では薄く、転送チヤネルの周辺で厚くし
てもよい。 As a method of providing a channel stop, for example, in the case of a p-type semiconductor, a p + -type semiconductor may be diffused near the surface of the p-type semiconductor, or a channel stop may be provided on the p-type semiconductor. A conductive layer may be provided on top of the insulating layer and a negative voltage may be applied thereto. A channel stop can also be provided in the case of an n-type semiconductor based on a similar idea. Also, the thickness of the insulator layer on the semiconductor may be thinner on the transfer channel and thicker at the periphery of the transfer channel.
また検出部とは半導体表面近傍において電荷キ
ヤリヤを検出できるものであればよく、たとえば
半導体としてp−Siを用いた場合にはp−Siとn+
−Siからなるダイオードであればよい。しかしな
がらダイオードとAl、Auなどの金属などからな
るゲートを有する検出部が好ましい。この検出部
は転送された電荷キヤリヤを検出するためのもの
であり、いわゆるカレント・アウト・プツト法、
FDA法、FGA法、DFGA法など公知の検出方法
に基ずく構成を用いることができる。なお本発明
の素子には必ずしも必要な構成ではないが、転送
チヤネルに電荷キヤリヤを注入する注入部を設け
るとたとえば遅延線素子として本発明の素子を用
いることができる。このような注入部は本質的に
は検出部と同じ機能を有するものであつてもよ
い。またいわゆるDI法、DC法、PE法などの公知
の注入方法に基ずく構成を用いてもよい。これら
の検出部あるいは注入部は転送チヤネルに接した
位置にあればよい。たとえば転送チヤネルの横に
位置するものは超音波を減衰させないこと、超音
波の伝搬をガイドする構造を作り易いこと、検出
される信号にノイズが入りにくいなどの利点を有
する。検出部あるいは注入部は必要に応じて任意
の位置に任意の個数だけ設けることができる。ま
た転送チヤネルに光が照射されるとその半導体に
おいて電子と正孔の対が生じ、このうちの少数キ
ヤリヤは転送されて検出されることによつて信号
が検出される。この場合には注入部はなくても良
い。 The detection section may be any device that can detect charge carriers near the semiconductor surface. For example, when p-Si is used as the semiconductor, p-Si and n +
- Any diode made of Si may be used. However, a detection section having a diode and a gate made of a metal such as Al or Au is preferable. This detection section is for detecting the transferred charge carrier, and uses the so-called current output method.
A configuration based on a known detection method such as the FDA method, FGA method, or DFGA method can be used. Although the element of the present invention is not necessarily required, if an injection section for injecting charge carriers is provided in the transfer channel, the element of the present invention can be used as a delay line element, for example. Such an injection section may have essentially the same function as the detection section. Alternatively, a configuration based on a known injection method such as the so-called DI method, DC method, PE method, etc. may be used. These detection sections or injection sections only need to be located in contact with the transfer channel. For example, a device located next to the transfer channel has advantages such as not attenuating the ultrasonic wave, making it easy to create a structure that guides the propagation of the ultrasonic wave, and preventing noise from entering the detected signal. An arbitrary number of detection sections or injection sections can be provided at arbitrary positions as necessary. Further, when the transfer channel is irradiated with light, pairs of electrons and holes are generated in the semiconductor, and a signal is detected by the minority carriers being transferred and detected. In this case, the injection part may not be provided.
本発明において完全バンチング条件とは、転送
される電荷キヤリヤ自身がつくる空間電荷による
ポテンシヤルと、転送される電荷キヤリヤによる
拡散効果によるポテンシヤルと、電荷キヤリヤ1
個(テストチヤージ)をバンチングするためのポ
テンシヤルとの和以上のポテンシヤルを転送チヤ
ネルに与えることであり、半導体表面近傍の超音
波の伝搬特性をはじめて正しく解明した結果得ら
れた条件である。この条件をみたすポテンシヤル
の値は従来のSAW−CTDにおける電荷転送をみ
たすためのポテンシヤルとして知られていた値よ
りも大きい。(参照アイ・ビー・エム・テクニカ
ル・デイスクロージヤ・ブリテイン誌第18巻、第
5号、第1613〜1614頁)すなわち従来の電荷転送
のためのポテンシヤルでは電荷キヤリヤの一部分
しか運べなかつたが、上述の条件をみたすポテン
シヤルを与えることによつてはじめて積み残しに
よる転送損失のない電荷転送が可能となつた。こ
の完全バンチング条件はたとえば半導体、絶縁
体、圧電体、金属が積層された系では、
|Φ||(S+D/qμ)(∂q/∂θ)+νλ/2π
μ|(1)
こゝでΦは完全バンチングに必要なポテンシヤ
ルである。 In the present invention, the perfect bunching condition refers to the potential due to the space charge created by the transferred charge carrier itself, the potential due to the diffusion effect of the transferred charge carrier, and the potential due to the space charge created by the transferred charge carrier itself, and
This is a condition obtained by correctly elucidating the propagation characteristics of ultrasonic waves near the semiconductor surface for the first time. The value of the potential that satisfies this condition is larger than the value known as the potential that satisfies charge transfer in conventional SAW-CTDs. (Reference IBM Technical Disclosure Bulletin Vol. 18, No. 5, pp. 1613-1614) In other words, conventional charge transfer potentials could only carry a portion of the charge carrier; By providing a potential that satisfies the above conditions, charge transfer without transfer loss due to unloading became possible. For example, in a system in which a semiconductor, an insulator, a piezoelectric material, and a metal are stacked, this complete bunching condition is as follows: |Φ||(S+D/qμ)(∂q/∂θ)+νλ/2π
μ|(1) Here, Φ is the potential required for complete bunching.
また、S=γ/Ci+2δ/εp+εs
(超音波が感じる実用的なキヤパシタンスの逆
数)
γ=0.5〜1.2(パラメータ)
Ci=圧電体層と絶縁体層の合成のキヤパシタン
ス、δ=圧電体層の厚さ、εp=圧電体の誘電率、
εs=半導体の誘電率、D=電荷キヤリヤの拡散供
数、q=電荷キヤリヤのチヤージ量、μ=電荷キ
ヤリヤの移動度、θ=2π(x/λ−ft)で超音波の位
相角、ν=超音波の速度、λ=超音波の波長、x
=超音波の進行方向の座標、f=超音波の周波
数、t=時間である。すなわち本発明の電荷転送
素子の好ましい態様は(1)式をみたすポテンシヤル
を有する超音波を発生するものである。 Also, S = γ / C i + 2 δ / ε p + ε s (reciprocal of practical capacitance felt by ultrasonic waves) γ = 0.5 to 1.2 (parameter) Ci = combined capacitance of piezoelectric layer and insulator layer, δ = Thickness of piezoelectric layer, ε p = permittivity of piezoelectric material,
ε s = dielectric constant of semiconductor, D = diffusion constant of charge carrier, q = charge amount of charge carrier, μ = mobility of charge carrier, θ = phase angle of ultrasonic wave at 2π(x/λ-ft), ν=ultrasonic velocity, λ=ultrasonic wavelength, x
= coordinates in the direction in which the ultrasound waves travel, f = frequency of the ultrasound waves, and t = time. That is, a preferred embodiment of the charge transfer device of the present invention is one that generates ultrasonic waves having a potential that satisfies equation (1).
また電荷キヤリヤが半導体の表面トラツプに落
ち込む統計的な時間をτfとし、超音波がその一波
長の距離を移動する時間をτsとすると、本発明の
電荷転送素子のさらに好ましい態様はτf>τsなる
関係の超音波を発生するものである。こゝでτf
は、半導体の表面トラツプの電荷キヤリヤに対す
る補獲断面積σoと電荷キヤリヤが表面トラツプに
出合う回数1/τおよび電荷キヤリヤ密度nsの積
に逆比例するものとして求められる。すなわちτf
=1/(σo×1/τ×ns)で表わされる。 Further, if the statistical time for a charge carrier to fall into a surface trap of a semiconductor is τ f , and the time for an ultrasonic wave to travel a distance of one wavelength is τ s , then a more preferable embodiment of the charge transfer device of the present invention is τ f It generates ultrasonic waves with a relationship of >τ s . Here τ f
is determined as being inversely proportional to the product of the capture cross section σ o of the semiconductor surface trap for charge carriers, the number of times the charge carrier encounters the surface trap 1/τ, and the charge carrier density n s . That is, τ f
=1/(σ o ×1/τ×n s ).
たとえばSi−SiO2の界面に対する表面トラツ
プの電荷キヤリヤに対するσoが10-15〜10-18cm-2
の場合、1/τが常温で(1.9×10-13)-1sec-1を
用いると、ns=7×1010cm-2のときτf=2.8×10-8
×〜2.8×10-6sec(超音波が一波長動く時間がτfと
なる周波数は360MHz〜360KHzとなる)である。
τsは超音波発生部部に櫛型電極を用いる場合には
電極間の距離および超音波の速度に影響する主に
圧電体および半導体によつて決まるものである。
たとえば積層系Si(200μ)/SiO2(1000Å)/
ZnO(6000Å)では、音速4.3×105cm/secである
場合は超音波の周波数を360MHz以上にするため
には、波長は12μ以内となる。このように上述の
τsを満たす櫛型電極の形状を決めることができ
る。櫛型電極以外でも同様な計算による超音波の
波長および電極の形状を定めることができる。 For example, σ o for the charge carrier of the surface trap at the Si-SiO 2 interface is 10 -15 to 10 -18 cm -2
In the case of 1/τ is (1.9×10 -13 ) -1 sec -1 at room temperature, when n s = 7×10 10 cm -2 τ f = 2.8×10 -8
× ~ 2.8 × 10 -6 sec (the frequency at which the ultrasonic wave travels for one wavelength is τ f is 360 MHz to 360 KHz).
When comb-shaped electrodes are used in the ultrasonic generation section, τ s is determined mainly by the piezoelectric material and the semiconductor, which affect the distance between the electrodes and the speed of the ultrasonic waves.
For example, stacked Si (200μ)/SiO 2 (1000Å)/
For ZnO (6000 Å), if the sound velocity is 4.3×10 5 cm/sec, the wavelength must be within 12 μ in order to make the ultrasonic frequency 360 MHz or higher. In this way, the shape of the comb-shaped electrode that satisfies the above-mentioned τ s can be determined. The ultrasonic wavelength and electrode shape can be determined using similar calculations for electrodes other than comb-shaped electrodes.
本発明によれば転送損失の極めて少ないSAW
−CTDを作製することができる。また本発明に
よれば転送損失の極めて少ないSAW−CTDを自
由に設計することができる。従つて本発明によれ
ば転送損失が殆んどなくしかも超音波の波長を
1μ程度にまで小さくすることができるので従来
のCCDの電極の大きさに比べて約1/20程度の空
間分解能が可能であり、ビツト数を多くとること
ができる。 According to the present invention, SAW with extremely low transfer loss
- A CTD can be created. Further, according to the present invention, a SAW-CTD with extremely low transfer loss can be freely designed. Therefore, according to the present invention, there is almost no transmission loss, and the wavelength of the ultrasonic wave can be changed.
Since it can be made as small as about 1μ, it is possible to achieve a spatial resolution of about 1/20 of the size of conventional CCD electrodes, and it is possible to obtain a large number of bits.
以下の実施例においては注入部から電荷キヤリ
ヤを発生させて転送する場合について説明する
が、転送チヤネル上に光などを照射して光電変換
して電荷キヤリヤを発生させることによつて光情
報の検出が可能なことは勿論である。 In the following embodiments, a case will be explained in which charge carriers are generated from the injection part and transferred, but optical information can be detected by irradiating light or the like onto the transfer channel and photoelectrically converting it to generate charge carriers. Of course, this is possible.
以下実施例を用いて本発明を具体的に説明す
る。はじめに本発明の電荷転送素子の一例の製造
方法を説明し、次に本発明の電荷転送素子の各種
の態様の例を説明する。本発明の電荷転送素子は
これらの実施例にのみ限定されるものでないこと
は言うまでもない。以下ほとんどp型半導体で電
荷キヤリヤが電子の場合の説明をするが、本発明
はこれに限定されるものではない。本発明はそれ
以外にもたとえばn型半導体で電荷キヤリヤが正
孔の場合にも適用することができる。その場合に
は本明細書中でpをnに、p+をn+に、電子を正
孔に、ポテンシヤルの極性を逆向きに読みかえれ
ばよい。 The present invention will be specifically described below using Examples. First, a method for manufacturing an example of the charge transfer device of the present invention will be explained, and then examples of various aspects of the charge transfer device of the present invention will be explained. It goes without saying that the charge transfer device of the present invention is not limited only to these examples. Although most of the description below will be made in the case of a p-type semiconductor and the charge carriers are electrons, the present invention is not limited thereto. The present invention can also be applied to, for example, an n-type semiconductor in which the charge carrier is a hole. In that case, in this specification, p should be read as n, p + as n + , electrons as holes, and the polarity of the potential reversed.
実施例 1
第1図から第15図(いずれも断面図)を参照
しながら本発明の電荷転送素子の一例の製造方法
を説明する。厚さ約200μのp−Si基板10を電気
炉により約1200℃の酸素ふん囲気中で7.5時間加
熱してその表面を熱酸化し、厚さ約2500Åの
SiO2層11を形成した(第1図参照)。次にSiO2
層11の上にホトレジスト層12を約5000Å塗布
し、その後80℃25分加熱し、プレベーキングした
(第2図参照)。次に電荷キヤリヤを注入する注入
部および転送された電荷キヤリヤを検出するため
の検出部に相当するパターンの透光部を有するマ
スク13を通して紫外線14をホトレジスト層1
2に照射した(第3図参照)。次にホトレジスト
層12を現像して照射部を除去し、さらに純水で
水洗した後、80℃で30分以上加熱し残つているホ
トレジスト層12をポストベーキングし、レジス
ト層12′を形成した(第4図参照)。次に弗化ア
ンモニウム20gと弗化水素5c.c.と純水20c.c.に上記
の積層物を8分間侵漬し、レジスト層12′の除
去された領域を通して露出しているSiO2層11
をエツチングした(第5図参照)。次にこの積層
物をアセトン溶液中に入れ超音波洗浄することに
よつて残りのレジスト層12′を除去した(第6
図参照)。次にこの積層物の上にリン(P)をド
ープしたSiO215を約2000Åの厚さに塗布し、
電気炉で約150℃で40分加熱しプレベーキングし
た(第7図参照)。次にこの積層物を約1200℃の
N2ガスふん囲気中に約2時間入れて、リンをド
ープしたSiO215がSi基板10と接している領
域でリンをSi基板10中に選択拡散させ、n+−Si
とし注入部16および検出部17を形成した(第
8図参照)。次にSiO2層11をエツチングにより
除去しSi基板10の表面を露出させた(第9図参
照)。次にこの表面を約1050℃で約2.5時間加熱し
て絶縁体層として約1000ÅのSiO2層18を形成
した(第10図参照)。Example 1 A method for manufacturing an example of the charge transfer device of the present invention will be described with reference to FIGS. 1 to 15 (all cross-sectional views). A p-Si substrate 10 with a thickness of approximately 200μ is heated in an oxygen atmosphere at approximately 1200°C for 7.5 hours in an electric furnace to thermally oxidize its surface.
A SiO 2 layer 11 was formed (see FIG. 1). Then SiO2
A photoresist layer 12 was applied to a thickness of about 5000 Å on layer 11, and then prebaked by heating at 80° C. for 25 minutes (see FIG. 2). Next, ultraviolet light 14 is applied to the photoresist layer 1 through a mask 13 having a pattern of light-transmitting parts corresponding to an injection part for injecting charge carriers and a detection part for detecting the transferred charge carriers.
2 (see Figure 3). Next, the photoresist layer 12 was developed to remove the irradiated area, and after washing with pure water, the remaining photoresist layer 12 was post-baked by heating at 80° C. for 30 minutes or more to form a resist layer 12'. (See Figure 4). Next, the above laminate was immersed in 20 g of ammonium fluoride, 5 c.c. of hydrogen fluoride, and 20 c.c. of pure water for 8 minutes, and the SiO 2 layer exposed through the area where the resist layer 12' was removed was removed. 11
was etched (see Figure 5). Next, this laminate was placed in an acetone solution and subjected to ultrasonic cleaning to remove the remaining resist layer 12' (6th
(see figure). Next, SiO 2 15 doped with phosphorus (P) is applied to a thickness of about 2000 Å on top of this laminate.
Pre-baking was performed by heating at approximately 150°C for 40 minutes in an electric furnace (see Figure 7). Next, this laminate is heated to about 1200℃.
It is placed in an N 2 gas atmosphere for about 2 hours to selectively diffuse phosphorus into the Si substrate 10 in the region where the phosphorus-doped SiO 2 15 is in contact with the Si substrate 10, and
Then, an injection part 16 and a detection part 17 were formed (see FIG. 8). Next, the SiO 2 layer 11 was removed by etching to expose the surface of the Si substrate 10 (see FIG. 9). Next, this surface was heated at about 1050° C. for about 2.5 hours to form an SiO 2 layer 18 with a thickness of about 1000 Å as an insulating layer (see FIG. 10).
次にこの表面にホトレジスト層を形成、プレベ
ーキング、注入部16および検出部17の上でそ
れよりも狭い領域の透光部を有するマスクを通し
てホトレジスト層に紫外線を照射し現像し、ポス
トベーキングして、SiO2層18をエツチングし、
レジスト層の除去を前述と同様に繰り返すことに
よつて第11図のごとき断面図を有する注入部1
6および検出部17の上部の絶縁体SiO2層18
に穴のあいた積層物を形成した。 Next, a photoresist layer is formed on this surface, pre-baked, the photoresist layer is developed by irradiating ultraviolet rays through a mask having a transparent area in a narrower area above the injection part 16 and the detection part 17, and then post-baked. , etching the SiO2 layer 18,
By repeating the removal of the resist layer in the same manner as described above, the implantation part 1 having a cross-sectional view as shown in FIG.
6 and the insulator SiO 2 layer 18 on top of the detection part 17
A perforated laminate was formed.
次にこの積層物の表面にAl19を蒸着し、そ
の上にホトレジスト層20を塗布しプレベーキン
グした。次に前述の注入部16および検出部17
の配線パターン、チヤネル・ストツプとそのパタ
ーン、注入ゲートとその配線パターン、検出ゲー
トとその配線パターンおよび後述する櫛型電極の
下部にパツドのパターンを非透光部として有する
マスク21を通して紫外線22をホトレジスト層
20へ照射した(第12図参照)。次に現像およ
び水洗して上記のパターン状にレジスト層を形成
した後、リン酸と硝酸の混合溶液によつて露出し
ているAl層19をエツチングし、その後レジス
ト層を除去した。 Next, Al19 was deposited on the surface of this laminate, and a photoresist layer 20 was applied thereon and prebaked. Next, the above-mentioned injection section 16 and detection section 17
The ultraviolet rays 22 are applied to the photoresist through a mask 21 which has a wiring pattern of a channel stop and its pattern, an injection gate and its wiring pattern, a detection gate and its wiring pattern, and a pad pattern below a comb-shaped electrode (to be described later) as non-transparent parts. Layer 20 was irradiated (see FIG. 12). Next, after developing and washing with water to form a resist layer in the above pattern, the exposed Al layer 19 was etched with a mixed solution of phosphoric acid and nitric acid, and then the resist layer was removed.
第13図において、23はパツド、24はチヤ
ネル・ストツプ、25は注入ゲート、26は検出
ゲートである。なお配線用のAlは図面より省略
されている。次にこの積層物の上に圧電体物質と
してZnO27をスパツタリングによつて約0.6μの
厚さに形成した(第14図参照)。次にZnO層2
7の上にリフトオフ法によつて線巾と間隔とそれ
ぞれ3μの櫛型電極28および空乏層を形成する
ための電極29をAlで形成した。さらにこの積
層物のSi基板10の裏側にAu30を蒸着した
(第15図参照)。 In FIG. 13, 23 is a pad, 24 is a channel stop, 25 is an injection gate, and 26 is a detection gate. Note that Al for wiring is omitted from the drawing. Next, ZnO 27 was formed as a piezoelectric material on this laminate by sputtering to a thickness of about 0.6 μm (see FIG. 14). Next, ZnO layer 2
A comb-shaped electrode 28 and an electrode 29 for forming a depletion layer were formed of Al by a lift-off method on 7, each having a line width and a spacing of 3 μm. Furthermore, Au 30 was deposited on the back side of the Si substrate 10 of this laminate (see FIG. 15).
第16図aは上述のようにして製造された本発
明に電荷転送素子の一例の転送チヤネルに沿つた
その断面拡大図であり、第16図bはその平面図
であるが、積層により表面には見えない各種の構
成をも相互の位置を説明するために図示してあ
る。図面において注入ダイオードその他に電圧を
印加するための端子が転送路の外部に示されてい
るがそれらの配置や大きさなどは適宜選択するこ
とができるものであり、この図面は説明の都合上
わかり易く変形し拡大して描かれたものである。
またこれらの端子に電圧を印加するための装置は
図面を省略してある。 FIG. 16a is an enlarged cross-sectional view along the transfer channel of an example of the charge transfer device according to the present invention manufactured as described above, and FIG. 16b is a plan view thereof. Various non-visible components are also shown to illustrate their relative positions. In the drawing, terminals for applying voltage to injection diodes and other devices are shown outside the transfer path, but the arrangement and size of these terminals can be selected as appropriate, and this drawing is used for ease of understanding for the sake of explanation. It has been deformed and enlarged.
Further, the device for applying voltage to these terminals is omitted from the drawing.
この電荷転送素子において櫛型電極28に高周
波電圧を印加して圧電体層27上に弾性表面波を
発生させる。こゝで矢印31の向きに進行する弾
性表面波32を電荷転送に利用する。図面中の3
3は弾性表面波32に伴う電位の波で矢印31の
向きに進行する。さて電荷キヤリヤを転送するに
はAlで形成した導電体層29にたとえば+10Vを
印加して半導体10の表面を空乏化し、注入部
(注入ダイオード)16に0.1V、注入ゲート25
に1.0V、検出部(検出ダイオード)17に0.5V、
検出ゲート26に1.5Vを印加し、さらにチヤネ
ル・ストツプには−10Vを印加する。注入部16
に電荷キヤリヤを注入する前に弾性表面波を発生
させて、半導体表面近傍に存在する電荷キヤリヤ
を弾性表面波に伴う電界によつて電位の谷に拘束
して転送して除去しておく。次に注入部16から
注入ゲート25を開けて半導体の表面近傍の空乏
層に電荷キヤリヤを注入すると、電荷キヤリヤ3
4は電位の波33に拘束されてチヤネル・ストツ
プに囲まれた空乏層からなる転送チヤネル内を転
送され、検出ゲート26を開けることによつて検
出部17で検出された。 In this charge transfer element, a high frequency voltage is applied to the comb-shaped electrode 28 to generate surface acoustic waves on the piezoelectric layer 27. Here, surface acoustic waves 32 traveling in the direction of arrow 31 are used for charge transfer. 3 in the drawing
3 is a potential wave associated with a surface acoustic wave 32, which travels in the direction of an arrow 31. Now, in order to transfer charge carriers, for example, +10V is applied to the conductor layer 29 made of Al to deplete the surface of the semiconductor 10, and 0.1V is applied to the injection part (injection diode) 16, and 0.1V is applied to the injection gate 25.
1.0V to the detection part (detection diode) 17, 0.5V to the detection part (detection diode) 17,
1.5V is applied to the detection gate 26 and -10V is applied to the channel stop. Injection part 16
Before charge carriers are injected into the surface acoustic wave, a surface acoustic wave is generated, and the charge carriers existing near the semiconductor surface are transferred and removed by being confined to a potential valley by the electric field associated with the surface acoustic wave. Next, when the injection gate 25 is opened from the injection part 16 and charge carriers are injected into the depletion layer near the surface of the semiconductor, the charge carriers 3
4 is restrained by the potential wave 33 and transferred within a transfer channel consisting of a depletion layer surrounded by channel stops, and detected by the detection section 17 by opening the detection gate 26.
このときSiの比抵抗は130ΩcmでZnOのの厚さ
が0.6μ、弾性表面波の波長が12μであり、転送す
べき電荷キヤリヤ密度が1010個/cm2のとき、バン
チング条件をみたす充分なポテンシヤル30mWを
転送チヤネルの最後まで印加できるパワーの超音
波を発生させた。またこの電荷転送素子において
電荷キヤリヤが半導体の表面トラツプに落ち込む
統計的な時間τfは前述のごとき数値であり、その
時間に超音波が進む距離は約12μであるから、本
実施例の電荷転送素子ではトラツプによる転送損
失はほとんどない。 At this time, the specific resistance of Si is 130Ωcm, the thickness of ZnO is 0.6μ, the wavelength of surface acoustic waves is 12μ, and when the charge carrier density to be transferred is 10 10 /cm 2 , there is a sufficient amount to satisfy the bunching condition. We generated ultrasonic waves with a potential of 30 mW and a power that could be applied to the end of the transfer channel. In addition, the statistical time τ f for charge carriers to fall into the semiconductor surface trap in this charge transfer element is the numerical value mentioned above, and the distance that the ultrasonic wave travels in that time is approximately 12μ, so the charge transfer in this example There is almost no transfer loss due to traps in the device.
以下、各種の構成について説明するがその製造
方法や細部の構造については図を省略し、要部の
みを図示し説明する。 Hereinafter, various structures will be explained, but the manufacturing method and detailed structure will be omitted from the drawings, and only the main parts will be illustrated and explained.
実施例 2
第17図aおよびbにその断面図および平面図
を示すごとく、チヤネル・ストツプ24を半導体
10中に設けたものである。この場合のチヤネ
ル・ストツプ24はたとえばp−Si半導体10に
転送チヤネルを囲んでp+−Siを拡散させたもので
ある。このようなチヤネル・ストツプはイオン打
込みによつて作成してもよい。この実施例の場合
には実施例1の場合に比べると構造が簡単である
ばかりでなく、絶縁体層18を介さずに電荷キヤ
リヤの逸脱を阻止するのでその効果が大きい。Embodiment 2 A channel stop 24 is provided in a semiconductor 10, as shown in a cross-sectional view and a plan view in FIGS. 17a and 17b. The channel stop 24 in this case is, for example, a p-Si semiconductor 10 in which p + -Si is diffused surrounding the transfer channel. Such channel stops may be created by ion implantation. In the case of this embodiment, the structure is not only simpler than that of the first embodiment, but also the effect is great because the escape of charge carriers is prevented without using the insulating layer 18.
実施例 3
チヤネル・ストツプの構造として第18図に示
されるような転送チヤネル部の横方向の断面形状
を有するものを形成してもよい。転送チヤネル外
の絶縁体層18の厚さを増やしたものである。た
とえ導電体層29が転送チヤネル巾よりも広い場
合でも転送チヤネル外では電界の影響が小さくな
るので、転送チヤネル中の電位よりも浅い電位に
より電荷キヤリヤが転送チヤネルから逸脱するの
を阻止する。このような絶縁体層の形成方法とし
ては、たとえばはじめに一様に熱酸化によつて絶
縁体層を形成して転送チヤネル部をエツチング
し、再び全体を熱酸化によつて絶縁体層を形成す
ればよい。Embodiment 3 A channel stop structure having a transverse cross-sectional shape of a transfer channel portion as shown in FIG. 18 may be formed. The thickness of the insulator layer 18 outside the transfer channel is increased. Even if the conductor layer 29 is wider than the transfer channel width, the effect of the electric field is smaller outside the transfer channel, so that a shallower potential than the potential in the transfer channel prevents charge carriers from deviating from the transfer channel. A method for forming such an insulator layer is, for example, to first form an insulator layer uniformly by thermal oxidation, then etch the transfer channel portion, and then form an insulator layer again by thermally oxidizing the entire surface. Bye.
以下、煩雑さを避けるためチヤネル・ストツプ
等の記載は省略することがある。 Hereinafter, descriptions of channels, stops, etc. may be omitted to avoid complexity.
実施例 4
圧電体物質が高絶縁性の場合、たとえばAlN
を用いた場合には本発明の電荷転送素子の転送チ
ヤネル部の断面構造は第19図のごとく絶縁体層
を除去することができる。このときチヤネル・ス
トツプは実施例1のごとく圧電体層27中に設け
てもよいが、実施例2のごとく半導体10中に設
けてもよい。この構成の特徴は絶縁体層が不要で
あるため構成ならびに製造が簡単なことである。
このような圧電体物質としてはたとえば比抵抗が
1010Ωcm以上のものが好ましい。Example 4 When the piezoelectric material is highly insulating, for example, AlN
When this is used, the cross-sectional structure of the transfer channel portion of the charge transfer device of the present invention can be obtained by removing the insulating layer as shown in FIG. At this time, the channel stop may be provided in the piezoelectric layer 27 as in the first embodiment, or may be provided in the semiconductor 10 as in the second embodiment. The feature of this structure is that the structure and manufacturing are simple because an insulating layer is not required.
For example, such a piezoelectric material has a specific resistance.
10 10 Ωcm or more is preferable.
実施例 5
圧電体物質が低絶縁性の場合、たとえば1010Ω
cm以下のたとえばCdSを用いた場合には本発明の
電荷転送素子の転送部の断面構造は第20図のご
とく圧電体層27の上下に絶縁体層18および1
8′を設けるのが好ましい。このように構成する
ことによつて低絶縁性の圧電体物質を使用した電
荷転送素子を作成することができる。Example 5 When the piezoelectric material has low insulation, for example, 10 10 Ω
cm or less, for example, when CdS is used, the cross-sectional structure of the transfer section of the charge transfer element of the present invention is as shown in FIG.
8' is preferably provided. With this configuration, it is possible to create a charge transfer element using a piezoelectric material with low insulation properties.
実施例 6
第21図に示すようにp−Si10の表面にn+−
Si10′を埋め込んだものである。この構成の場
合には電荷キヤリヤの移動度が大きいため、超音
波のバンチングポテンシヤルが小さくてよい利点
を有し、また電荷キヤリヤは表面より内部を移動
するがトラツプ密度は表面よりも内部の方が少な
いので電荷キヤリヤのトラツプによる転送損失は
少ない利点がある。なお圧電体層、絶縁体層の構
成は第21図以外のものであつてもよい。Example 6 As shown in FIG. 21, n + − is formed on the surface of p-Si10
It is embedded with Si10'. This configuration has the advantage that the ultrasonic bunching potential is small because the mobility of the charge carriers is high, and although the charge carriers move more inside than on the surface, the trap density is higher inside than on the surface. This has the advantage that there is less transfer loss due to trapping of charge carriers. Note that the configurations of the piezoelectric layer and the insulating layer may be other than those shown in FIG. 21.
実施例 7
第22図a、およびbに示すごとく圧電体層2
7は絶縁体層18の上に全面にある必要はなく電
荷キヤリヤの転送チヤネル上にあればよい。また
第22図c(その側面図はたとえば第22図aと
する)に示すごとくに圧電体層27を転送チヤネ
ル上にだけ用いると、超音波をその内に閉じ込め
ることができるのでより強いポテンシヤルを半導
体中の転送チヤネル中に生じさせることができ
る。Example 7 As shown in FIGS. 22a and 22b, the piezoelectric layer 2
7 does not need to be entirely on the insulator layer 18, but may be on the charge carrier transfer channel. Further, if the piezoelectric layer 27 is used only on the transfer channel as shown in FIG. 22c (the side view thereof is shown in FIG. 22a, for example), the ultrasonic waves can be confined therein, so that a stronger potential can be obtained. It can occur in transfer channels in semiconductors.
実施例 8
第23図に示すごとく転送チヤネルは曲線であ
つてもよい。この場合には圧電体層は転送チヤネ
ル上にあり、その周囲にチヤネル・ストツプがあ
ることが好ましい。Embodiment 8 The transfer channel may be curved as shown in FIG. In this case, the piezoelectric layer is preferably on the transfer channel, with a channel stop around it.
なお転送チヤネルは超音波の進行方向に対して
チヤネルの巾が一定である必要はなく、広がつて
も狭くなつてもよい。その場合には転送される電
荷キヤリヤは分散したり集中したりする。 Note that the width of the transfer channel does not need to be constant in the direction of propagation of the ultrasonic waves, and may be widened or narrowed. In that case, the transferred charge carriers are dispersed or concentrated.
また転送チヤネルは表面弾性波の進行方向に対
してチヤネルが分割したり、別のチヤネルと合流
したりすることも可能である。 Further, the transfer channel can be divided in the traveling direction of the surface acoustic waves, or can be merged with another channel.
実施例 9
第24図に示すごとく転送チヤネル29が曲が
つている場合には、超音波を発生させる櫛型電極
は電荷キヤリヤを注入部16から転送チヤネル2
9に入れて転送させるためのものだけではなく、
曲がつて転送された後の電荷キヤリヤを有効に転
送するためにさらに櫛型電極28′を設けてもよ
い。Embodiment 9 When the transfer channel 29 is curved as shown in FIG.
Not only for putting it in 9 and transferring it,
In order to effectively transfer the charge carriers after being bent and transferred, a further comb-shaped electrode 28' may be provided.
実施例 10
第25図aは転送チヤネルの横方向に注入部1
6および検出部17を設けたものである。これら
の注入部あるいは検出部は任意の場所に任意の数
だけ設けることができる。注入部あるいは検出部
は転送チヤネルの前あるいは後に配置されてもよ
いことは勿論である。Embodiment 10 Figure 25a shows the injection section 1 in the lateral direction of the transfer channel.
6 and a detection section 17 are provided. Any number of these injection units or detection units can be provided at any location. Of course, the injection part or the detection part can be placed before or after the transfer channel.
この転送チヤネルの横方向に注入部などがある
場合の利点は注入部などによつて超音波の減衰が
少ないことである。また検出時において圧電ポテ
ンシヤルによるノイズを軽減する効果も有する。 An advantage of having an injection part or the like in the lateral direction of this transfer channel is that the ultrasonic wave is less attenuated by the injection part or the like. It also has the effect of reducing noise due to piezoelectric potential during detection.
また横方向に設けた検出部に有効に電荷キヤリ
ヤが検出されるために転送チヤネルの検出部に接
する領域では転送チヤネルを細くすることも有効
である。たとえば第25図bのごとく検出部に接
する領域では転送チヤネルが細くなつているので
転送されてきた電荷キヤリヤは検出部の向きに進
んでいく。このような転送チヤネルの形状はその
目的に応じて自由に設計することができる。 Furthermore, since the charge carriers are effectively detected by the detection section provided in the lateral direction, it is also effective to make the transfer channel thinner in the region of the transfer channel that is in contact with the detection section. For example, as shown in FIG. 25b, the transfer channel is tapered in the area that is in contact with the detection section, so the transferred charge carriers proceed in the direction of the detection section. The shape of such a transfer channel can be freely designed depending on the purpose.
実施例 11
第26図に示すように複数の(たとえば図では
5本)転送チヤネルを設けてもよい。この場合に
は各転送チヤネルはチヤネル・ストツプによつて
互いに区画されている。Embodiment 11 As shown in FIG. 26, a plurality of (for example, five in the figure) transfer channels may be provided. In this case, each transfer channel is separated from one another by a channel stop.
実施例 12
第27図に示すように、半導体10が圧電体物
質27である場合には、半導体(圧電体物質)1
0の上に絶縁層18を設けその上に導電体層29
を形成すればよい。Example 12 As shown in FIG. 27, when the semiconductor 10 is a piezoelectric material 27, the semiconductor (piezoelectric material) 1
An insulating layer 18 is provided on top of the conductive layer 29
All you have to do is form.
実施例 13
第28図に示すごとく絶縁体層18あるいは圧
電体層27にイオンの打込みをすることによつ
て、イオン打込部に対する半導体10の表面近傍
を空乏化させることができる。たとえばp型半導
体を利用する場合には絶縁体層18あるいは圧電
体層27aの表面に正イオンを打込むことによつ
て達成できる。Embodiment 13 By implanting ions into the insulator layer 18 or the piezoelectric layer 27 as shown in FIG. 28, the vicinity of the surface of the semiconductor 10 relative to the ion implantation portion can be depleted. For example, when using a p-type semiconductor, this can be achieved by implanting positive ions into the surface of the insulator layer 18 or the piezoelectric layer 27a.
実施例 14
第29図に示すごとく、半導体10が圧電体物
質であり絶縁層18に実施例13の場合のようにイ
オン打込みをおこなつて半導体10の絶縁層18
に近い領域を空乏化してもよい。この場合には層
構成としてきわめて簡単なものとなる。Example 14 As shown in FIG. 29, the semiconductor 10 is a piezoelectric material, and the insulating layer 18 of the semiconductor 10 is ion-implanted as in Example 13.
It is also possible to deplete a region close to . In this case, the layer structure is extremely simple.
第1図〜第15図は本発明の一実施例の電荷転
送素子の製造方法を説明するためのその断面図。
第16図aおよびbは電荷転送素子の一例の断面
図と平面図。第17図aおよびbは電荷転送素子
の他の一例の断面図と平面図。第18図は電荷転
送素子の他の一例の横方向の断面図。第19図〜
第21図は電荷転送素子の他の例の断面図、第2
2図aおよびbは電荷転送素子の他の一例の断面
図と平面図。第23図〜第26図は電荷転送素子
の他の例の平面図。第27図〜第29図は電荷転
送素子の他の例の断面図。
図面において、10は半導体、16は注入部、
17は検出部、18は絶縁体層、24はチヤネ
ル・ストツプ、25は注入ゲート、26は検出ゲ
ート、27は圧電体、28は櫛型電極、29は導
電体層、33は超音波に伴う電位の波、34は電
荷キヤリヤ。
1 to 15 are cross-sectional views for explaining a method of manufacturing a charge transfer device according to an embodiment of the present invention.
FIGS. 16a and 16b are a cross-sectional view and a plan view of an example of a charge transfer element. FIGS. 17a and 17b are a sectional view and a plan view of another example of a charge transfer element. FIG. 18 is a lateral cross-sectional view of another example of a charge transfer element. Figure 19~
FIG. 21 is a cross-sectional view of another example of the charge transfer device,
Figures 2a and 2b are a cross-sectional view and a plan view of another example of a charge transfer element. FIGS. 23 to 26 are plan views of other examples of charge transfer elements. FIGS. 27 to 29 are cross-sectional views of other examples of charge transfer devices. In the drawings, 10 is a semiconductor, 16 is an injection part,
17 is a detection part, 18 is an insulator layer, 24 is a channel stop, 25 is an injection gate, 26 is a detection gate, 27 is a piezoelectric material, 28 is a comb-shaped electrode, 29 is a conductor layer, 33 is associated with ultrasonic waves A potential wave, 34 is a charge carrier.
Claims (1)
発生部と、電荷キヤリヤを該超音波に併う電位の
谷にバンチングして半導体表面近傍の空乏層中を
転送するための転送チヤネルと、転送された該電
荷キヤリヤの検出部と、該電荷キヤリヤを該転送
チヤネルからはずさないためのチヤネル・ストツ
プとを有するモノリシツク型電荷転送素子におい
て、該バンチングは転送される電荷キヤリヤ自身
がつくる空間電荷によるポテンシヤルと、転送さ
れる電荷キヤリヤによる拡散効果によるポテンシ
ヤルと、電荷キヤリヤ1個(テストチヤージ)を
バンチングするためのポテンシヤルとの和以上の
ポテンシヤルを転送チヤネルに与えることを特徴
とする電荷転送素子。 2 該超音波はその一波長の距離を移動する時間
が該電荷キヤリヤが該半導体の表面トラツプに落
ち込む統計的な時間よりも短いことを特徴とする
特許請求の範囲第1項記載の電荷転送素子。[Claims] 1. An ultrasonic wave generator for propagating ultrasonic waves to a piezoelectric layer, and bunching charge carriers into a potential valley along with the ultrasonic waves to transfer them in a depletion layer near the semiconductor surface. In a monolithic charge transfer element having a transfer channel for detecting the transferred charge carriers, a detection section for the transferred charge carriers, and a channel stop for preventing the charge carriers from being removed from the transfer channel, the bunching is configured to detect the transferred charge carriers. It is characterized by giving the transfer channel a potential greater than the sum of the potential due to the space charge it creates, the potential due to the diffusion effect of transferred charge carriers, and the potential for bunching one charge carrier (test charge). Charge transfer device. 2. The charge transfer device according to claim 1, wherein the time for the ultrasonic wave to travel the distance of one wavelength is shorter than the statistical time for the charge carrier to fall into the surface trap of the semiconductor. .
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4364278A JPS54136184A (en) | 1978-04-13 | 1978-04-13 | Charge transfer element |
| US06/880,097 US4799244A (en) | 1978-04-13 | 1986-06-30 | Surface acoustical wave charge transfer device having a plurality of stationary charge carrier storage portions |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4364278A JPS54136184A (en) | 1978-04-13 | 1978-04-13 | Charge transfer element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54136184A JPS54136184A (en) | 1979-10-23 |
| JPS633467B2 true JPS633467B2 (en) | 1988-01-23 |
Family
ID=12669515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4364278A Granted JPS54136184A (en) | 1978-04-13 | 1978-04-13 | Charge transfer element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS54136184A (en) |
-
1978
- 1978-04-13 JP JP4364278A patent/JPS54136184A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54136184A (en) | 1979-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4229752A (en) | Virtual phase charge transfer device | |
| US3858232A (en) | Information storage devices | |
| US4231149A (en) | Narrow band-gap semiconductor CCD imaging device and method of fabrication | |
| US3819959A (en) | Two phase charge-coupled semiconductor device | |
| US4083098A (en) | Method of manufacturing electronic devices | |
| US4047215A (en) | Uniphase charge coupled devices | |
| US5302545A (en) | Method of making charge-coupled device and solid-state imaging device having an ONO transfer gate insulating film | |
| US4799244A (en) | Surface acoustical wave charge transfer device having a plurality of stationary charge carrier storage portions | |
| JPS588150B2 (en) | How a charge-coupled semiconductor device operates | |
| US3697786A (en) | Capacitively driven charge transfer devices | |
| US4377904A (en) | Method of fabricating a narrow band-gap semiconductor CCD imaging device | |
| US3787251A (en) | Mos semiconductor structure with increased field threshold and method for making the same | |
| US4163239A (en) | Second level phase lines for CCD line imager | |
| US4122543A (en) | Non-volatile memory for fast signals | |
| JPS633467B2 (en) | ||
| US4099317A (en) | Method for fabricating self-aligned CCD devices and their output self-aligned MOS transistors on a single semiconductor substrate | |
| US4378565A (en) | Integrated circuit and method of making same | |
| JPH0257704B2 (en) | ||
| JPS633468B2 (en) | ||
| US3825996A (en) | Gate-diffusion isolation for jfet depletion-mode bucket brigade circuit | |
| JPH03196572A (en) | Semiconductor device | |
| JPS5853861A (en) | Charge coupled element | |
| JPS58145162A (en) | Manufacture of semiconductor device | |
| JPS6225908Y2 (en) | ||
| Salama | Two-phase mnos charge-coupled device |