JPS633467B2 - - Google Patents

Info

Publication number
JPS633467B2
JPS633467B2 JP53043642A JP4364278A JPS633467B2 JP S633467 B2 JPS633467 B2 JP S633467B2 JP 53043642 A JP53043642 A JP 53043642A JP 4364278 A JP4364278 A JP 4364278A JP S633467 B2 JPS633467 B2 JP S633467B2
Authority
JP
Japan
Prior art keywords
transfer
charge
charge carriers
semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53043642A
Other languages
English (en)
Other versions
JPS54136184A (en
Inventor
Nobuo Mikoshiba
Kazuo Tsubochi
Makoto Nagao
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Holdings Corp
Original Assignee
Fuji Photo Film Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Photo Film Co Ltd filed Critical Fuji Photo Film Co Ltd
Priority to JP4364278A priority Critical patent/JPS54136184A/ja
Publication of JPS54136184A publication Critical patent/JPS54136184A/ja
Priority to US06/880,097 priority patent/US4799244A/en
Publication of JPS633467B2 publication Critical patent/JPS633467B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/282Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • G11C8/005Arrangements for selecting an address in a digital store with travelling wave access

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Pressure Sensors (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

【発明の詳細な説明】 本発明は圧電物質を伝搬する超音波に伴う電界
により半導体表面近傍において電荷キヤリヤを転
送する電荷転送素子に関するものであり、さらに
詳しくは転送される電荷キヤリヤを転送チヤネル
からはずさないチヤネル・ストツプを有するモノ
リシツク型電荷転送素子に関するものである。
従来、情報を転送するための素子(デバイス)
としては各種のものがある。たとえば磁気的特性
を利用したものには、平板上で磁気的極性の異な
つた部分を動かしていくいわゆる磁気バブルと呼
ばれるデバイス、穴あき磁心に蓄えられた磁性の
極性を順次変換していくデバイス等がある。
また電気的特性を利用したものにMOS電界効
果トランジスターとコンデンサーによる回路を集
積した形のいわゆるBBDと呼ばれるデバイス、
半導体表面上の絶縁酸化膜上に設けた一連の電極
に次々と電圧を印加することにより半導体表面近
傍のポテンシヤルを次々と変化させ、少数キヤリ
アを順次移動させていくいわゆるCCDと呼ばれ
るデバイスなどがある。このうちCCDは現在非
常に注目を集めているデバイスである。
しかしながらこれらのデバイスはいずれも下記
のごとき欠点を有している。たとえば磁気バブル
はアクセスタイムが長く約1msecも要し、BBD
は転送における電荷キヤリヤの損失(以下転送損
失と称する)が大きい。またCCDは、一般に転
送電極の下のポテンシヤルは平担で傾きを持たな
いため電荷キヤリヤの一部は信号電荷自身の濃度
拡散で移動し、そのためこの拡散速度よりも転送
速度を高くすることはできないし、転送のための
一連の電極及びそれに順次電圧を印加するための
リード線が必要であり構造が複雑なため製造が困
難である。
また上記のデバイスとは異なり、圧電物質を伝
搬する超音波に伴う電場により半導体表面近傍に
おいて電荷キヤリヤを転送するデバイス(以下
SAW−CTDと称する)もいくつか知られてい
る。しかしそれらはいずれも多くの欠点を有して
おり実用的ではない。
たとえば米国特許第3858232号明細書に開示さ
れているごとく圧電物質と半導体の間に一連の金
属の電極を設けたデバイスは金属電極を設けた為
に電極の下で表面波によつて生じた電位勾配がな
くなりその結果転送速度が電荷キヤリヤの濃度拡
散で制限され、従来のCCDと同様な欠点を有す
るものになつている。また同明細書には圧電体と
半導体が直接接しているデバイスが開示されてい
るが、そのデバイスは半導体と圧電物質との間に
電荷キヤリヤの注入・放出も生じさらに注入され
た電荷キヤリヤが圧電物質中のトラツプに入りこ
むことからS/Nの低下とデバイスの電気的特性
にヒステリシスが生じる欠点を有している。さら
にこのデバイスの欠点は電荷キヤリヤを転送すべ
き道(以下、転送チヤネルと称する)から電荷キ
ヤリヤをはずさないための阻止領域(以下、チヤ
ネル・ストツプと称する)が設けられていないこ
とである。従つて転送時に電荷キヤリヤの一部が
転送チヤネルからはずれ転送損失が生じる原因と
なる。また転送チヤネルの周辺にチヤネル・スト
ツプがないため転送チヤネルを直線状にしか設計
できないのでこのデバイスを遅延線として用いる
場合にはデバイスが長くなつてしまう欠点があ
る。また特公昭52−36677号明細書に開示されて
いるごとく圧電物質と半導体との間に絶縁層を設
けたものも考案されているが、このデバイスにも
チヤネル・ストツプがないため転送損失が大きく
て実用には適さない。またウルトラソニツク・シ
ンポジウム・プロシーデイングス誌、IEEE Cat.
#76第201頁から第204頁に記載してあるように半
導体の上に絶縁層を設け、その上に圧電物質層を
設け、さらにその上に電極を設けたデバイスも考
案されているが、これにもチヤネル・ストツプが
ないので転送損失が大きく実用に適さない。また
アプライド・フイジツクス・レター誌、第29巻、
第2号、第82頁に記載されているごとく、圧電物
質と半導体との間に空隙を設けたデバイスも知ら
れているが、このデバイスは空隙を有する為電気
的特性が不安定で、かつ変形し易く取り扱いが難
しい欠点を有している。
以上のごとく従来のCCDは転送損失を小さい
状態で転送周波数を上げることが実用上は不可能
であつたし、またSAW−CTDは転送損失が大き
かつたり特性が不安定であつたりして実用には適
さなかつた。さらにSAW−CTDでは電荷キヤリ
ヤの注入の際に注入ダイオードはあつても注入ゲ
ートが存在しないため注入時間と注入量を制御す
ることは困難であつた。
本発明の目的は転送損失の極めて少ない、従つ
て情報を転送するための電荷転送素子としてはじ
めて実用に供しうるSAW−CTDを提供すること
である。従来SAW−CTDにおいては転送損失に
ついて充分に考慮されていなかつた。すなわち従
来のSAW−CTDにおいては電荷キヤリヤは電位
の谷に落ち込んでいるため電界によつて強制的に
移動することのみ考えられていたが、本質的につ
みのこしに関しては考えられていなかつた。しか
しながら実際には本発明以前のSAW−CTDにお
いてもつみのこしによる転送損失があることが本
発明者による研究の結果見い出され、その知見に
もとづいて本発明はなされたものである。本発明
者は転送損失の原因として第一に電荷キヤリヤの
転送される方向に対して直角な方向(横方向)へ
の転送チヤネルからの電荷キヤリヤの逸脱、第二
に転送される電荷キヤリヤが超音波に伴なう電位
の谷に完全には拘束されないこと、第三に半導体
表面の空いているトラツプによる電荷キヤリヤの
捕獲を考慮して、それらによる転送損失を激減さ
せた。すなわち第一の原因に対してはチヤネル・
ストツプを設けた。これにより電荷キヤリヤが転
送チヤネルから横方向へ電荷キヤリヤが逃げるの
を防止した。また第二の原因に対しては電荷キヤ
リヤが落ちこぼれないように拘束する条件をはじ
めて正しく解析し、これによつて落ちこぼれのな
い転送条件を明確にした。なお超音波に伴い進行
する電位の谷に電荷キヤリヤを拘束することをバ
ンチング(bunching)と称する。またバンチン
グが完全におこなえるような構造としては圧電体
と半導体とが一体となつたモノリシツク型がバン
チングに必要な強い電位(ポテンシヤル)を半導
体表面に印加できるので好ましい。またバンチン
グに必要な超音波のポテンシヤルは超音波の波長
が小さいほど少なくてよい。超音波として弾性表
面波を用いた場合は弾性表面波に伴う電位は表面
から約一波長以内に存在するので圧電体の厚さは
弾性表面波の波長より短いことが必要である。ま
た第三の原因に対しては半導体表面のトラツプに
電荷キヤリヤが落ち込むための統計的な時間を見
積り、その時間よりも短時間に電荷キヤリヤを転
送することが可能なことを明確にした。
さらに本発明の目的は安定な動作をするSAW
−CTDを提供することである。さらに本発明の
目的は転送密度の高いSAW−CTDを提供するこ
とである。さらにまた本発明の目的は電荷転送素
子として、転送損失が極めて少なく、転送密度が
高く、転送速度が大きく、転送用電極がなく、消
費電力が少なく、安定な動作をし、構造が簡単で
あり、製造が容易で、安価な特長をもつものを提
供することである。また本発明の目的は高密度メ
モリ、高速メモリ、遅延線等の信号処理、フアク
シミリ、撮像板に用いられるSAW−CTDを提供
することである。
本発明は、超音波を圧電体層に伝搬させるため
の超音波発生部と、電荷キヤリヤを該超音波に併
う電位の谷にバンチングして半導体表面近傍の空
乏層中を転送するための転送チヤネルと、転送さ
れた該電荷キヤリヤの検出部と、該電荷キヤリヤ
を該転送チヤネルからはずさないためのチヤネ
ル・ストツプとを有するモノリシツク型電荷転送
素子において該バンチングは転送される電荷キヤ
リヤ自身がつくる空間電荷によるポテンシヤル
と、転送される電荷キヤリヤによる拡散効果によ
るポテンシヤルと、電荷キヤリヤ1個(テストチ
ヤージ)をバンチングするためのポテンシヤルと
の和以上のポテンシヤルを転送チヤネルに与える
ことを特徴とする電荷転送素子である。
さらに本発明の好ましい態様は、該超音波はそ
の一波長の距離を移動する時間が該電荷キヤリヤ
が該半導体の表面トラツプに落ち込む統計的な時
間よりも短いことを特徴とする電荷転送素子であ
る。
本発明に用いられる半導体としては、たとえば
Si、Ge、ZnO、ZnS、CdS、Te、Se、ZnSe、
InSb、InAs、InP、GaP、GaAs、GaSb、Ga1-x
AlxAs、GaAs1-xPx、InGaPがある。
なお上記物質に限る必要はなく半導体ならば原
則的に本発明に適用出来る。このうち好ましい半
導体としてはSi、Ge、GaAs、InAs、InSb、CdS
であり、更に好ましいものはSiである。さらに二
種以上の半導体を組合せて使用しても良い。
また圧電体としては、たとえば、ZnO、AlN、
GaAs、GaP、GaSb、InAs、InP、InSb、Se、
Te、Cds、ZnS、PZT系セラミツク〔Pb(Sn0.5
Sb0.5)O3−PbZrO3−PbTiO3等〕γ−Bi2O3族化
合物(Bi12GeO20、Bi12PbO19、Bi12SiO20
LiNbO3、LiTaO3、水晶がある。上記以外の物
質でも圧電体ならば原則的に本発明に適用出来
る。このうち好ましいものはZnO、CdS、AlNで
ある。また二種以上の圧電体を組合せて用いても
良い。
本発明の電荷転送素子はモノリシツク型である
ために半導体と圧電体とを積層する場合には、圧
電体物質が高絶縁性である場合には半導体上に直
接に圧電体層が真空蒸着、スパツタリング、イオ
ンプレーテイングその他各種の薄膜作成方法によ
つて積層されるものでもよいが、一般には半導体
上に絶縁体層を形成し、その上に圧電体層が積層
されるものの方が好ましい。
このような絶縁体層を形成する物質としてはた
とえばSiO、SiO2、Al2O3、Si3N4、TaN、
TiO2、Ta2O5、AlN、ボロンガラス、リンガラ
ス、酸素過剰多結晶シリコンがある。なお上記物
質に限る必要はなく絶縁体ならば原則的に本発明
に用いることが出来る。好ましいものはSi3N4
Al2O3、SiO2であり、更に好ましいものはSiO2
ある。また、二種以上の絶縁体を組合せて用いて
も良い。圧電体を絶縁体上に作成する際さらに絶
縁体中にイオンも注入されたり表面準位が導入さ
れたりしないような絶縁体層を作成することが望
ましい。
また半導体が圧電体を兼ねる場合には上述のよ
うな積層をする必要はない。そのような半導体と
しては、たとえばCdS、ZnO、ZnS、GaAs、
GaP、GaSb、InAs、InP、InSb、Se、Teのよう
な半導体を使うことができる。
半導体表面近傍の空乏層とは、たとえばp型半
導体の場合には正の電圧を印加するとp型半導体
の表面近くの正孔はこの正の電圧に反発されて、
表面からバルクの方へ押しやられて正孔が殆んど
ない領域が存在するが、この領域をいう。またp
型半導体の表面にn型半導体をうめ込んだ場合に
おいても基板であるp型半導体の表面近傍が上記
の状態になつていれば、n型半導体からp型半導
体の正孔の殆んどない領域までをいう。n型半導
体の場合には同様に電子が殆んどない領域をい
う。
このような空乏層の形成するにはたとえば、p
型半導体の場合には正イオンを、n型半導体の場
合には電子または陰イオンを、それぞれ半導体上
に設けた絶縁性の層中にイオン打込み等の方法に
より存在させることによつて形成できる。また半
導体上の絶縁性の層を介して電圧を印加しても空
乏層を形成できるので、この場合は絶縁性の層の
上に電極となる導電体を設ければよい。そのよう
な導電体としては、たとえばAl、Au、Ag、Cr、
Ni、Pt、Moなどの金属が代表的であるがそれ以
外の金属や合金も本発明に適用できる。特に好ま
しいのはIn2O3−SnO2やポリ・シリコンなどの導
電体物質である。一般には半導体上に直接あるい
は間接に積層された圧電体層上にこの導電体層を
積層すればよいが、圧電体層の絶縁性が低い場合
にはその間に絶縁体層を介在させるのが好まし
い。その理由は導電体層から低絶縁性の圧電体層
に電子または正孔が注入されると半導体表面近傍
の電気特性が変化するからである。
超音波発生部としてはたとえば圧電体層上に
Al、Crなどの金属からなる櫛型電極を用いれば
よいが、その他公知の超音波発生方法による構成
を利用することができる。いずれにせよ圧電体層
に超音波を伝搬させるものであればよく、また超
音波発生部の数は2個以上であつてもよく、それ
らの位置も目的に応じて自由に決めることができ
る。また櫛型電極を用いる場合には櫛型電極に高
周波電圧を印加すれば超音波を発生させることが
できるが、第16図aに示すようにAl、Crなど
の金属からなるパツドを設けておくと超音波の発
生効率が高くなるので好ましい。また超音波とし
ては弾性表面波に限る必要はなく、擬似表面波、
境界波、バルク波などを用いてもよい。
転送チヤネルとは電荷キヤリヤを移動させるた
めの道であり、目的に応じて複数個あつてもよ
く、曲線であつてもよく、その巾は常に一定であ
る必要もない。さらに転送チヤネルは分割あるい
は合流するものでもよい。
チヤネル・ストツプを設ける方法としては、目
的とする転送チヤネルの周辺にたとえばp型半導
体の場合には、p+型半導体をp型半導体の表面
近傍に拡散させてもよく、p型半導体上に設けた
絶縁性層をはさんで上に導電体層を設け負の電圧
を印加してもよい。n型半導体の場合にも同様な
考えによつてチヤネル・ストツプを設けることが
できる。また半導体上の絶縁体層の厚さを転送チ
ヤネル上では薄く、転送チヤネルの周辺で厚くし
てもよい。
また検出部とは半導体表面近傍において電荷キ
ヤリヤを検出できるものであればよく、たとえば
半導体としてp−Siを用いた場合にはp−Siとn+
−Siからなるダイオードであればよい。しかしな
がらダイオードとAl、Auなどの金属などからな
るゲートを有する検出部が好ましい。この検出部
は転送された電荷キヤリヤを検出するためのもの
であり、いわゆるカレント・アウト・プツト法、
FDA法、FGA法、DFGA法など公知の検出方法
に基ずく構成を用いることができる。なお本発明
の素子には必ずしも必要な構成ではないが、転送
チヤネルに電荷キヤリヤを注入する注入部を設け
るとたとえば遅延線素子として本発明の素子を用
いることができる。このような注入部は本質的に
は検出部と同じ機能を有するものであつてもよ
い。またいわゆるDI法、DC法、PE法などの公知
の注入方法に基ずく構成を用いてもよい。これら
の検出部あるいは注入部は転送チヤネルに接した
位置にあればよい。たとえば転送チヤネルの横に
位置するものは超音波を減衰させないこと、超音
波の伝搬をガイドする構造を作り易いこと、検出
される信号にノイズが入りにくいなどの利点を有
する。検出部あるいは注入部は必要に応じて任意
の位置に任意の個数だけ設けることができる。ま
た転送チヤネルに光が照射されるとその半導体に
おいて電子と正孔の対が生じ、このうちの少数キ
ヤリヤは転送されて検出されることによつて信号
が検出される。この場合には注入部はなくても良
い。
本発明において完全バンチング条件とは、転送
される電荷キヤリヤ自身がつくる空間電荷による
ポテンシヤルと、転送される電荷キヤリヤによる
拡散効果によるポテンシヤルと、電荷キヤリヤ1
個(テストチヤージ)をバンチングするためのポ
テンシヤルとの和以上のポテンシヤルを転送チヤ
ネルに与えることであり、半導体表面近傍の超音
波の伝搬特性をはじめて正しく解明した結果得ら
れた条件である。この条件をみたすポテンシヤル
の値は従来のSAW−CTDにおける電荷転送をみ
たすためのポテンシヤルとして知られていた値よ
りも大きい。(参照アイ・ビー・エム・テクニカ
ル・デイスクロージヤ・ブリテイン誌第18巻、第
5号、第1613〜1614頁)すなわち従来の電荷転送
のためのポテンシヤルでは電荷キヤリヤの一部分
しか運べなかつたが、上述の条件をみたすポテン
シヤルを与えることによつてはじめて積み残しに
よる転送損失のない電荷転送が可能となつた。こ
の完全バンチング条件はたとえば半導体、絶縁
体、圧電体、金属が積層された系では、 |Φ||(S+D/qμ)(∂q/∂θ)+νλ/2π
μ|(1) こゝでΦは完全バンチングに必要なポテンシヤ
ルである。
また、S=γ/Ci+2δ/εp+εs (超音波が感じる実用的なキヤパシタンスの逆
数) γ=0.5〜1.2(パラメータ) Ci=圧電体層と絶縁体層の合成のキヤパシタン
ス、δ=圧電体層の厚さ、εp=圧電体の誘電率、
εs=半導体の誘電率、D=電荷キヤリヤの拡散供
数、q=電荷キヤリヤのチヤージ量、μ=電荷キ
ヤリヤの移動度、θ=2π(x/λ−ft)で超音波の位 相角、ν=超音波の速度、λ=超音波の波長、x
=超音波の進行方向の座標、f=超音波の周波
数、t=時間である。すなわち本発明の電荷転送
素子の好ましい態様は(1)式をみたすポテンシヤル
を有する超音波を発生するものである。
また電荷キヤリヤが半導体の表面トラツプに落
ち込む統計的な時間をτfとし、超音波がその一波
長の距離を移動する時間をτsとすると、本発明の
電荷転送素子のさらに好ましい態様はτf>τsなる
関係の超音波を発生するものである。こゝでτf
は、半導体の表面トラツプの電荷キヤリヤに対す
る補獲断面積σoと電荷キヤリヤが表面トラツプに
出合う回数1/τおよび電荷キヤリヤ密度nsの積
に逆比例するものとして求められる。すなわちτf
=1/(σo×1/τ×ns)で表わされる。
たとえばSi−SiO2の界面に対する表面トラツ
プの電荷キヤリヤに対するσoが10-15〜10-18cm-2
の場合、1/τが常温で(1.9×10-13-1sec-1
用いると、ns=7×1010cm-2のときτf=2.8×10-8
×〜2.8×10-6sec(超音波が一波長動く時間がτf
なる周波数は360MHz〜360KHzとなる)である。
τsは超音波発生部部に櫛型電極を用いる場合には
電極間の距離および超音波の速度に影響する主に
圧電体および半導体によつて決まるものである。
たとえば積層系Si(200μ)/SiO2(1000Å)/
ZnO(6000Å)では、音速4.3×105cm/secである
場合は超音波の周波数を360MHz以上にするため
には、波長は12μ以内となる。このように上述の
τsを満たす櫛型電極の形状を決めることができ
る。櫛型電極以外でも同様な計算による超音波の
波長および電極の形状を定めることができる。
本発明によれば転送損失の極めて少ないSAW
−CTDを作製することができる。また本発明に
よれば転送損失の極めて少ないSAW−CTDを自
由に設計することができる。従つて本発明によれ
ば転送損失が殆んどなくしかも超音波の波長を
1μ程度にまで小さくすることができるので従来
のCCDの電極の大きさに比べて約1/20程度の空
間分解能が可能であり、ビツト数を多くとること
ができる。
以下の実施例においては注入部から電荷キヤリ
ヤを発生させて転送する場合について説明する
が、転送チヤネル上に光などを照射して光電変換
して電荷キヤリヤを発生させることによつて光情
報の検出が可能なことは勿論である。
以下実施例を用いて本発明を具体的に説明す
る。はじめに本発明の電荷転送素子の一例の製造
方法を説明し、次に本発明の電荷転送素子の各種
の態様の例を説明する。本発明の電荷転送素子は
これらの実施例にのみ限定されるものでないこと
は言うまでもない。以下ほとんどp型半導体で電
荷キヤリヤが電子の場合の説明をするが、本発明
はこれに限定されるものではない。本発明はそれ
以外にもたとえばn型半導体で電荷キヤリヤが正
孔の場合にも適用することができる。その場合に
は本明細書中でpをnに、p+をn+に、電子を正
孔に、ポテンシヤルの極性を逆向きに読みかえれ
ばよい。
実施例 1 第1図から第15図(いずれも断面図)を参照
しながら本発明の電荷転送素子の一例の製造方法
を説明する。厚さ約200μのp−Si基板10を電気
炉により約1200℃の酸素ふん囲気中で7.5時間加
熱してその表面を熱酸化し、厚さ約2500Åの
SiO2層11を形成した(第1図参照)。次にSiO2
層11の上にホトレジスト層12を約5000Å塗布
し、その後80℃25分加熱し、プレベーキングした
(第2図参照)。次に電荷キヤリヤを注入する注入
部および転送された電荷キヤリヤを検出するため
の検出部に相当するパターンの透光部を有するマ
スク13を通して紫外線14をホトレジスト層1
2に照射した(第3図参照)。次にホトレジスト
層12を現像して照射部を除去し、さらに純水で
水洗した後、80℃で30分以上加熱し残つているホ
トレジスト層12をポストベーキングし、レジス
ト層12′を形成した(第4図参照)。次に弗化ア
ンモニウム20gと弗化水素5c.c.と純水20c.c.に上記
の積層物を8分間侵漬し、レジスト層12′の除
去された領域を通して露出しているSiO2層11
をエツチングした(第5図参照)。次にこの積層
物をアセトン溶液中に入れ超音波洗浄することに
よつて残りのレジスト層12′を除去した(第6
図参照)。次にこの積層物の上にリン(P)をド
ープしたSiO215を約2000Åの厚さに塗布し、
電気炉で約150℃で40分加熱しプレベーキングし
た(第7図参照)。次にこの積層物を約1200℃の
N2ガスふん囲気中に約2時間入れて、リンをド
ープしたSiO215がSi基板10と接している領
域でリンをSi基板10中に選択拡散させ、n+−Si
とし注入部16および検出部17を形成した(第
8図参照)。次にSiO2層11をエツチングにより
除去しSi基板10の表面を露出させた(第9図参
照)。次にこの表面を約1050℃で約2.5時間加熱し
て絶縁体層として約1000ÅのSiO2層18を形成
した(第10図参照)。
次にこの表面にホトレジスト層を形成、プレベ
ーキング、注入部16および検出部17の上でそ
れよりも狭い領域の透光部を有するマスクを通し
てホトレジスト層に紫外線を照射し現像し、ポス
トベーキングして、SiO2層18をエツチングし、
レジスト層の除去を前述と同様に繰り返すことに
よつて第11図のごとき断面図を有する注入部1
6および検出部17の上部の絶縁体SiO2層18
に穴のあいた積層物を形成した。
次にこの積層物の表面にAl19を蒸着し、そ
の上にホトレジスト層20を塗布しプレベーキン
グした。次に前述の注入部16および検出部17
の配線パターン、チヤネル・ストツプとそのパタ
ーン、注入ゲートとその配線パターン、検出ゲー
トとその配線パターンおよび後述する櫛型電極の
下部にパツドのパターンを非透光部として有する
マスク21を通して紫外線22をホトレジスト層
20へ照射した(第12図参照)。次に現像およ
び水洗して上記のパターン状にレジスト層を形成
した後、リン酸と硝酸の混合溶液によつて露出し
ているAl層19をエツチングし、その後レジス
ト層を除去した。
第13図において、23はパツド、24はチヤ
ネル・ストツプ、25は注入ゲート、26は検出
ゲートである。なお配線用のAlは図面より省略
されている。次にこの積層物の上に圧電体物質と
してZnO27をスパツタリングによつて約0.6μの
厚さに形成した(第14図参照)。次にZnO層2
7の上にリフトオフ法によつて線巾と間隔とそれ
ぞれ3μの櫛型電極28および空乏層を形成する
ための電極29をAlで形成した。さらにこの積
層物のSi基板10の裏側にAu30を蒸着した
(第15図参照)。
第16図aは上述のようにして製造された本発
明に電荷転送素子の一例の転送チヤネルに沿つた
その断面拡大図であり、第16図bはその平面図
であるが、積層により表面には見えない各種の構
成をも相互の位置を説明するために図示してあ
る。図面において注入ダイオードその他に電圧を
印加するための端子が転送路の外部に示されてい
るがそれらの配置や大きさなどは適宜選択するこ
とができるものであり、この図面は説明の都合上
わかり易く変形し拡大して描かれたものである。
またこれらの端子に電圧を印加するための装置は
図面を省略してある。
この電荷転送素子において櫛型電極28に高周
波電圧を印加して圧電体層27上に弾性表面波を
発生させる。こゝで矢印31の向きに進行する弾
性表面波32を電荷転送に利用する。図面中の3
3は弾性表面波32に伴う電位の波で矢印31の
向きに進行する。さて電荷キヤリヤを転送するに
はAlで形成した導電体層29にたとえば+10Vを
印加して半導体10の表面を空乏化し、注入部
(注入ダイオード)16に0.1V、注入ゲート25
に1.0V、検出部(検出ダイオード)17に0.5V、
検出ゲート26に1.5Vを印加し、さらにチヤネ
ル・ストツプには−10Vを印加する。注入部16
に電荷キヤリヤを注入する前に弾性表面波を発生
させて、半導体表面近傍に存在する電荷キヤリヤ
を弾性表面波に伴う電界によつて電位の谷に拘束
して転送して除去しておく。次に注入部16から
注入ゲート25を開けて半導体の表面近傍の空乏
層に電荷キヤリヤを注入すると、電荷キヤリヤ3
4は電位の波33に拘束されてチヤネル・ストツ
プに囲まれた空乏層からなる転送チヤネル内を転
送され、検出ゲート26を開けることによつて検
出部17で検出された。
このときSiの比抵抗は130ΩcmでZnOのの厚さ
が0.6μ、弾性表面波の波長が12μであり、転送す
べき電荷キヤリヤ密度が1010個/cm2のとき、バン
チング条件をみたす充分なポテンシヤル30mWを
転送チヤネルの最後まで印加できるパワーの超音
波を発生させた。またこの電荷転送素子において
電荷キヤリヤが半導体の表面トラツプに落ち込む
統計的な時間τfは前述のごとき数値であり、その
時間に超音波が進む距離は約12μであるから、本
実施例の電荷転送素子ではトラツプによる転送損
失はほとんどない。
以下、各種の構成について説明するがその製造
方法や細部の構造については図を省略し、要部の
みを図示し説明する。
実施例 2 第17図aおよびbにその断面図および平面図
を示すごとく、チヤネル・ストツプ24を半導体
10中に設けたものである。この場合のチヤネ
ル・ストツプ24はたとえばp−Si半導体10に
転送チヤネルを囲んでp+−Siを拡散させたもので
ある。このようなチヤネル・ストツプはイオン打
込みによつて作成してもよい。この実施例の場合
には実施例1の場合に比べると構造が簡単である
ばかりでなく、絶縁体層18を介さずに電荷キヤ
リヤの逸脱を阻止するのでその効果が大きい。
実施例 3 チヤネル・ストツプの構造として第18図に示
されるような転送チヤネル部の横方向の断面形状
を有するものを形成してもよい。転送チヤネル外
の絶縁体層18の厚さを増やしたものである。た
とえ導電体層29が転送チヤネル巾よりも広い場
合でも転送チヤネル外では電界の影響が小さくな
るので、転送チヤネル中の電位よりも浅い電位に
より電荷キヤリヤが転送チヤネルから逸脱するの
を阻止する。このような絶縁体層の形成方法とし
ては、たとえばはじめに一様に熱酸化によつて絶
縁体層を形成して転送チヤネル部をエツチング
し、再び全体を熱酸化によつて絶縁体層を形成す
ればよい。
以下、煩雑さを避けるためチヤネル・ストツプ
等の記載は省略することがある。
実施例 4 圧電体物質が高絶縁性の場合、たとえばAlN
を用いた場合には本発明の電荷転送素子の転送チ
ヤネル部の断面構造は第19図のごとく絶縁体層
を除去することができる。このときチヤネル・ス
トツプは実施例1のごとく圧電体層27中に設け
てもよいが、実施例2のごとく半導体10中に設
けてもよい。この構成の特徴は絶縁体層が不要で
あるため構成ならびに製造が簡単なことである。
このような圧電体物質としてはたとえば比抵抗が
1010Ωcm以上のものが好ましい。
実施例 5 圧電体物質が低絶縁性の場合、たとえば1010Ω
cm以下のたとえばCdSを用いた場合には本発明の
電荷転送素子の転送部の断面構造は第20図のご
とく圧電体層27の上下に絶縁体層18および1
8′を設けるのが好ましい。このように構成する
ことによつて低絶縁性の圧電体物質を使用した電
荷転送素子を作成することができる。
実施例 6 第21図に示すようにp−Si10の表面にn+
Si10′を埋め込んだものである。この構成の場
合には電荷キヤリヤの移動度が大きいため、超音
波のバンチングポテンシヤルが小さくてよい利点
を有し、また電荷キヤリヤは表面より内部を移動
するがトラツプ密度は表面よりも内部の方が少な
いので電荷キヤリヤのトラツプによる転送損失は
少ない利点がある。なお圧電体層、絶縁体層の構
成は第21図以外のものであつてもよい。
実施例 7 第22図a、およびbに示すごとく圧電体層2
7は絶縁体層18の上に全面にある必要はなく電
荷キヤリヤの転送チヤネル上にあればよい。また
第22図c(その側面図はたとえば第22図aと
する)に示すごとくに圧電体層27を転送チヤネ
ル上にだけ用いると、超音波をその内に閉じ込め
ることができるのでより強いポテンシヤルを半導
体中の転送チヤネル中に生じさせることができ
る。
実施例 8 第23図に示すごとく転送チヤネルは曲線であ
つてもよい。この場合には圧電体層は転送チヤネ
ル上にあり、その周囲にチヤネル・ストツプがあ
ることが好ましい。
なお転送チヤネルは超音波の進行方向に対して
チヤネルの巾が一定である必要はなく、広がつて
も狭くなつてもよい。その場合には転送される電
荷キヤリヤは分散したり集中したりする。
また転送チヤネルは表面弾性波の進行方向に対
してチヤネルが分割したり、別のチヤネルと合流
したりすることも可能である。
実施例 9 第24図に示すごとく転送チヤネル29が曲が
つている場合には、超音波を発生させる櫛型電極
は電荷キヤリヤを注入部16から転送チヤネル2
9に入れて転送させるためのものだけではなく、
曲がつて転送された後の電荷キヤリヤを有効に転
送するためにさらに櫛型電極28′を設けてもよ
い。
実施例 10 第25図aは転送チヤネルの横方向に注入部1
6および検出部17を設けたものである。これら
の注入部あるいは検出部は任意の場所に任意の数
だけ設けることができる。注入部あるいは検出部
は転送チヤネルの前あるいは後に配置されてもよ
いことは勿論である。
この転送チヤネルの横方向に注入部などがある
場合の利点は注入部などによつて超音波の減衰が
少ないことである。また検出時において圧電ポテ
ンシヤルによるノイズを軽減する効果も有する。
また横方向に設けた検出部に有効に電荷キヤリ
ヤが検出されるために転送チヤネルの検出部に接
する領域では転送チヤネルを細くすることも有効
である。たとえば第25図bのごとく検出部に接
する領域では転送チヤネルが細くなつているので
転送されてきた電荷キヤリヤは検出部の向きに進
んでいく。このような転送チヤネルの形状はその
目的に応じて自由に設計することができる。
実施例 11 第26図に示すように複数の(たとえば図では
5本)転送チヤネルを設けてもよい。この場合に
は各転送チヤネルはチヤネル・ストツプによつて
互いに区画されている。
実施例 12 第27図に示すように、半導体10が圧電体物
質27である場合には、半導体(圧電体物質)1
0の上に絶縁層18を設けその上に導電体層29
を形成すればよい。
実施例 13 第28図に示すごとく絶縁体層18あるいは圧
電体層27にイオンの打込みをすることによつ
て、イオン打込部に対する半導体10の表面近傍
を空乏化させることができる。たとえばp型半導
体を利用する場合には絶縁体層18あるいは圧電
体層27aの表面に正イオンを打込むことによつ
て達成できる。
実施例 14 第29図に示すごとく、半導体10が圧電体物
質であり絶縁層18に実施例13の場合のようにイ
オン打込みをおこなつて半導体10の絶縁層18
に近い領域を空乏化してもよい。この場合には層
構成としてきわめて簡単なものとなる。
【図面の簡単な説明】
第1図〜第15図は本発明の一実施例の電荷転
送素子の製造方法を説明するためのその断面図。
第16図aおよびbは電荷転送素子の一例の断面
図と平面図。第17図aおよびbは電荷転送素子
の他の一例の断面図と平面図。第18図は電荷転
送素子の他の一例の横方向の断面図。第19図〜
第21図は電荷転送素子の他の例の断面図、第2
2図aおよびbは電荷転送素子の他の一例の断面
図と平面図。第23図〜第26図は電荷転送素子
の他の例の平面図。第27図〜第29図は電荷転
送素子の他の例の断面図。 図面において、10は半導体、16は注入部、
17は検出部、18は絶縁体層、24はチヤネ
ル・ストツプ、25は注入ゲート、26は検出ゲ
ート、27は圧電体、28は櫛型電極、29は導
電体層、33は超音波に伴う電位の波、34は電
荷キヤリヤ。

Claims (1)

  1. 【特許請求の範囲】 1 超音波を圧電体層に伝搬させるための超音波
    発生部と、電荷キヤリヤを該超音波に併う電位の
    谷にバンチングして半導体表面近傍の空乏層中を
    転送するための転送チヤネルと、転送された該電
    荷キヤリヤの検出部と、該電荷キヤリヤを該転送
    チヤネルからはずさないためのチヤネル・ストツ
    プとを有するモノリシツク型電荷転送素子におい
    て、該バンチングは転送される電荷キヤリヤ自身
    がつくる空間電荷によるポテンシヤルと、転送さ
    れる電荷キヤリヤによる拡散効果によるポテンシ
    ヤルと、電荷キヤリヤ1個(テストチヤージ)を
    バンチングするためのポテンシヤルとの和以上の
    ポテンシヤルを転送チヤネルに与えることを特徴
    とする電荷転送素子。 2 該超音波はその一波長の距離を移動する時間
    が該電荷キヤリヤが該半導体の表面トラツプに落
    ち込む統計的な時間よりも短いことを特徴とする
    特許請求の範囲第1項記載の電荷転送素子。
JP4364278A 1978-04-13 1978-04-13 Charge transfer element Granted JPS54136184A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP4364278A JPS54136184A (en) 1978-04-13 1978-04-13 Charge transfer element
US06/880,097 US4799244A (en) 1978-04-13 1986-06-30 Surface acoustical wave charge transfer device having a plurality of stationary charge carrier storage portions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4364278A JPS54136184A (en) 1978-04-13 1978-04-13 Charge transfer element

Publications (2)

Publication Number Publication Date
JPS54136184A JPS54136184A (en) 1979-10-23
JPS633467B2 true JPS633467B2 (ja) 1988-01-23

Family

ID=12669515

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4364278A Granted JPS54136184A (en) 1978-04-13 1978-04-13 Charge transfer element

Country Status (1)

Country Link
JP (1) JPS54136184A (ja)

Also Published As

Publication number Publication date
JPS54136184A (en) 1979-10-23

Similar Documents

Publication Publication Date Title
US4229752A (en) Virtual phase charge transfer device
US3858232A (en) Information storage devices
US4231149A (en) Narrow band-gap semiconductor CCD imaging device and method of fabrication
US3819959A (en) Two phase charge-coupled semiconductor device
US4083098A (en) Method of manufacturing electronic devices
US4047215A (en) Uniphase charge coupled devices
US5302545A (en) Method of making charge-coupled device and solid-state imaging device having an ONO transfer gate insulating film
US4799244A (en) Surface acoustical wave charge transfer device having a plurality of stationary charge carrier storage portions
JPS588150B2 (ja) 電荷結合半導体装置の動作方法
US3697786A (en) Capacitively driven charge transfer devices
US4377904A (en) Method of fabricating a narrow band-gap semiconductor CCD imaging device
US3787251A (en) Mos semiconductor structure with increased field threshold and method for making the same
US4163239A (en) Second level phase lines for CCD line imager
US4122543A (en) Non-volatile memory for fast signals
JPS633467B2 (ja)
US4099317A (en) Method for fabricating self-aligned CCD devices and their output self-aligned MOS transistors on a single semiconductor substrate
US4378565A (en) Integrated circuit and method of making same
JPH0257704B2 (ja)
JPS633468B2 (ja)
US3825996A (en) Gate-diffusion isolation for jfet depletion-mode bucket brigade circuit
JPH03196572A (ja) 半導体装置
JPS5853861A (ja) 電荷結合素子
JPS58145162A (ja) 半導体装置の製造方法
JPS6225908Y2 (ja)
Salama Two-phase mnos charge-coupled device