JPS6335038A - 通信回線状態検出回路 - Google Patents
通信回線状態検出回路Info
- Publication number
- JPS6335038A JPS6335038A JP61179681A JP17968186A JPS6335038A JP S6335038 A JPS6335038 A JP S6335038A JP 61179681 A JP61179681 A JP 61179681A JP 17968186 A JP17968186 A JP 17968186A JP S6335038 A JPS6335038 A JP S6335038A
- Authority
- JP
- Japan
- Prior art keywords
- received data
- counter
- communication line
- output
- logical value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims description 14
- 238000001514 detection method Methods 0.000 title claims description 9
- 238000010586 diagram Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 1
- 230000009545 invasion Effects 0.000 description 1
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Dc Digital Transmission (AREA)
- Communication Control (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕
本発明は通信回線状態検出回路に関し、特に通信回線上
に論理値１が連続して現れる状態を検出する通信回線状
態検出回路に関する。
に論理値１が連続して現れる状態を検出する通信回線状
態検出回路に関する。
従来、通信回線上に所定のビット数の論理！１ｆｉ１の
受信データが連続して現れていることは、第３図に示す
ように受信データを受信データ変換回路８によりパラレ
ルデータに変換し、このパラレルデータを、ホストＣＰ
Ｕ７から受信データ変換回路８に与えるアドレス化＠Ａ
Ｄ −ＡＤ リ−０１５・ ド信ｔＵＲＤに基いてデータバスＤＢ −ＤＢ７に取
り出し、ホストＣＰＵ７がこのデータを演算処理するこ
とにより行なわれていた。
受信データが連続して現れていることは、第３図に示す
ように受信データを受信データ変換回路８によりパラレ
ルデータに変換し、このパラレルデータを、ホストＣＰ
Ｕ７から受信データ変換回路８に与えるアドレス化＠Ａ
Ｄ −ＡＤ リ−０１５・ ド信ｔＵＲＤに基いてデータバスＤＢ −ＤＢ７に取
り出し、ホストＣＰＵ７がこのデータを演算処理するこ
とにより行なわれていた。
上述した通信回線状態検出方法では、ホストＣＰＵ７は
絶えず受信データ変換回路８からのパラレルデータを演
算処理しなければならず、ホストＣＰｔＪ７を他の処理
に振り向けることができないという欠点がある。
絶えず受信データ変換回路８からのパラレルデータを演
算処理しなければならず、ホストＣＰｔＪ７を他の処理
に振り向けることができないという欠点がある。
本発明の通信回線状態検出回路は、受信データの論理値
１のビット数を受信クロックに基づいてカウントし、受
信データのビットに論理値Ｏが現われるとリセットされ
るカウンタと、前記カウンタにより受信データに所定の
ビット数の論理（１１’Ｊ １が連続して現われたこと
が検出されると、それを記憶するとともにｖ１込み信号
を出力し、受信データのビットに論理値０が現われると
前記記憶が解除されるフリップフロップとを有する。
１のビット数を受信クロックに基づいてカウントし、受
信データのビットに論理値Ｏが現われるとリセットされ
るカウンタと、前記カウンタにより受信データに所定の
ビット数の論理（１１’Ｊ １が連続して現われたこと
が検出されると、それを記憶するとともにｖ１込み信号
を出力し、受信データのビットに論理値０が現われると
前記記憶が解除されるフリップフロップとを有する。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の通信回線状態検出回路の一実施例のブ
ロック図、第２図は、この動作例を示すタイムチャート
である。
ロック図、第２図は、この動作例を示すタイムチャート
である。
本実施例は、受信データを反転するインバータ３と、受
信データの論理値１のビット数を受信クロックに基づい
てカウントし、受信データのビットに論理値Ｏが現われ
るとリセットされる４ビツトのカウンタ１と、ノアゲー
ト４とノアゲート５でなり、インバータ３の出力が論理
値、つまり受信データのビットに論理値Ｏが現われると
リセットされ、カウンタ１から桁上げ出力２（論理値１
）が出力されると、つまりカウンタ１が１６ビツトの連
続した論理値１の受信データをカウントするとセットさ
れ、ホストＣＰＵ７に割込み信号を出力するフリップフ
ロップ６で構成されている。
信データの論理値１のビット数を受信クロックに基づい
てカウントし、受信データのビットに論理値Ｏが現われ
るとリセットされる４ビツトのカウンタ１と、ノアゲー
ト４とノアゲート５でなり、インバータ３の出力が論理
値、つまり受信データのビットに論理値Ｏが現われると
リセットされ、カウンタ１から桁上げ出力２（論理値１
）が出力されると、つまりカウンタ１が１６ビツトの連
続した論理値１の受信データをカウントするとセットさ
れ、ホストＣＰＵ７に割込み信号を出力するフリップフ
ロップ６で構成されている。
次に、本実施例の動作を第２図のタイムヂャートにより
説明する。
説明する。
時刻ｔ１に受信データが論理値０になるとインバータ３
の出力には論理値１が現れる。このインバータ３の出力
はカウンタ１のリセット端子Ｒに入力されているので、
カウンタ１はリセットされる。また、ノアゲート４．５
で構成されるフリップフロップ６はインバータ３の出力
がノアゲート４の一方の入力になっているのでリセット
され、ノアゲート４の出力は論理値０になる。その後、
受信データが論理値１になるとインバータ３の出力はＯ
になるので、カウンタ１は受信り［１ツクの立下り毎に
１づつ計数される。
の出力には論理値１が現れる。このインバータ３の出力
はカウンタ１のリセット端子Ｒに入力されているので、
カウンタ１はリセットされる。また、ノアゲート４．５
で構成されるフリップフロップ６はインバータ３の出力
がノアゲート４の一方の入力になっているのでリセット
され、ノアゲート４の出力は論理値０になる。その後、
受信データが論理値１になるとインバータ３の出力はＯ
になるので、カウンタ１は受信り［１ツクの立下り毎に
１づつ計数される。
その後、受信データに論理値１が連続して現れると受信
データが論理値０から論理値１に変化した侵時刻ｔ２の
１６個目の受信クロックでカウンタ１の桁上げ出力２が
論理値１となる。この桁上げ出力２が７リツプフロツプ
６の一方の入力になっているので、フリップフロップ６
はセットされ、）７ゲーｉ〜４の出力は論理値１となり
、ホストＣＰｔＪ７に対し割込み信号が発生する。この
割込み信号は通信回線上受信データに論理値１が１６個
連続していたことを指示している。
データが論理値０から論理値１に変化した侵時刻ｔ２の
１６個目の受信クロックでカウンタ１の桁上げ出力２が
論理値１となる。この桁上げ出力２が７リツプフロツプ
６の一方の入力になっているので、フリップフロップ６
はセットされ、）７ゲーｉ〜４の出力は論理値１となり
、ホストＣＰｔＪ７に対し割込み信号が発生する。この
割込み信号は通信回線上受信データに論理値１が１６個
連続していたことを指示している。
以上説明したように本発明は、カウンタとフリップフロ
ップを組合せることにより、ホストＣＰＵは通信回線の
状態を検出するために受信データを常に監視する必要は
なく、必要に応じて、フリップフロップの内容に基づく
割込み信号で通信回路の状態を検出できるのでホストＣ
ＰＵを他の処理に振り向けることが可能となる効果があ
る。
ップを組合せることにより、ホストＣＰＵは通信回線の
状態を検出するために受信データを常に監視する必要は
なく、必要に応じて、フリップフロップの内容に基づく
割込み信号で通信回路の状態を検出できるのでホストＣ
ＰＵを他の処理に振り向けることが可能となる効果があ
る。
４、図面の１！？１ｔｌｉな説明
第１図は本発明の通信回線状態検出回路の実施例のブロ
ック図、第２図は第１図の実施例の動作タイミング図、
第３図は従来の通信回線状態検出回路のブロック図であ
る。
ック図、第２図は第１図の実施例の動作タイミング図、
第３図は従来の通信回線状態検出回路のブロック図であ
る。
１・・・カウンタ、
２・・・カウンタ１の桁上げ出力、
３・・・インバータ、
４・・・ノアゲート、
５・・・ノアゲート、
６・・・フリップフロップ、
７・・・ホストｃｐｕ。
Claims (1)
- 受信データの論理値１のビット数を受信クロックに基づ
いてカウントし、受信データのビットに論理値０が現わ
れるとリセットされるカウンタと、前記カウンタにより
受信データに所定のビット数の論理値１が連続して現わ
れたことが検出されると、それを記憶するとともに割込
み信号を出力し、受信データのビットに論理値０が現わ
れると前記記憶が解除されるフリップフロップとを有す
る通信回線状態検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61179681A JPS6335038A (ja) | 1986-07-29 | 1986-07-29 | 通信回線状態検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61179681A JPS6335038A (ja) | 1986-07-29 | 1986-07-29 | 通信回線状態検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6335038A true JPS6335038A (ja) | 1988-02-15 |
Family
ID=16070010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61179681A Pending JPS6335038A (ja) | 1986-07-29 | 1986-07-29 | 通信回線状態検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6335038A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53120210A (en) * | 1977-03-30 | 1978-10-20 | Nippon Telegr & Teleph Corp <Ntt> | Transmission system for high-level transmission control procedure |
| JPS55127749A (en) * | 1979-03-26 | 1980-10-02 | Fujitsu Ltd | Transmission control circuit |
| JPS61295742A (ja) * | 1985-06-24 | 1986-12-26 | Fujitsu Ltd | 調歩同期式手順の回線処理方式 |
-
1986
- 1986-07-29 JP JP61179681A patent/JPS6335038A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53120210A (en) * | 1977-03-30 | 1978-10-20 | Nippon Telegr & Teleph Corp <Ntt> | Transmission system for high-level transmission control procedure |
| JPS55127749A (en) * | 1979-03-26 | 1980-10-02 | Fujitsu Ltd | Transmission control circuit |
| JPS61295742A (ja) * | 1985-06-24 | 1986-12-26 | Fujitsu Ltd | 調歩同期式手順の回線処理方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4694426A (en) | Asynchronous FIFO status circuit | |
| US5079693A (en) | Bidirectional FIFO buffer having reread and rewrite means | |
| EP0266836B1 (en) | Data processing system including a watch-dog circuit | |
| EP3387546B1 (en) | Serial communication link with optimal transfer latency | |
| JPS6266322A (ja) | デ−タバスバツフア制御回路 | |
| EP0628913A1 (en) | Interrupt signal detection circuit | |
| US5548270A (en) | Bit sequential type parallel comparator | |
| JPS6335038A (ja) | 通信回線状態検出回路 | |
| US6480912B1 (en) | Method and apparatus for determining the number of empty memory locations in a FIFO memory device | |
| GB1327575A (en) | Shift register | |
| US4771402A (en) | Address comparator | |
| JPS54136244A (en) | Input unit to computers and the like of information transmission unit | |
| JPH06188872A (ja) | 同期保護回路 | |
| JP3443630B2 (ja) | ビット保護回路 | |
| JP2619939B2 (ja) | 同期パターン検出回路 | |
| JPH01154239A (ja) | パリティ検出装置 | |
| RU1798901C (ru) | Однотактный умножитель частоты | |
| KR950008460B1 (ko) | 무입력상태 검출회로 | |
| SU970463A1 (ru) | Запоминающее устройство | |
| JP3256464B2 (ja) | 非同期転送制御方式 | |
| SU1307462A1 (ru) | Устройство дл сопр жени ЭВМ с абонентом | |
| SU961151A1 (ru) | Недвоичный синхронный счетчик | |
| JPS6111803Y2 (ja) | ||
| JP3335821B2 (ja) | 領域指定回路 | |
| JPH11272644A (ja) | マイクロコントローラ |