JPH01154239A - パリティ検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はデータの重みづけが可能なパリティ検出装置に
関するものである。

従来の技術 従来はデータにパリティビットを設け、単にパリティを
検出するだけのものであった。以下に従来のパリティ検
出装置について説明する。第３図は従来の一実施例のブ
ロック図である。データ１にデータビットのほかに、パ
リティビットを設け、データビットの排他的論理和（Ｅ
Ｘ−ＯＲ）回路７による論理合成をとることでパリティ
値を検出し、データ書き込み時にパリティ値をパリティ
ビットに書き込み、読み出し時に、パリティ値を再度検
出し、比較器６においてパリティビットに書かれたパリ
ティ値の比較を行なう。

発明が解決しようとする問題点 従来の技術は単純にパリティ値を検出し、パリティチエ
ツクを行なうという点では優れたものであるが、そのデ
ータに重みづけをする機能を備えていなかった。

本発明は上記の従来の問題点を解決するもので、データ
の１の個数もしくは０の個数によるデータの重みづけ検
出も実現することのできるパリティ検出装置を提供する
ことを目的とする。

問題点を解決するための手段 この目的を達成するために、本発明のパリティ検出装置
は、データの１もしくは０の個数を計数する回路を備え
、データの重みづけができる構成を有している。

作用 この構成によってデータの１もしくはＯの個数を計数す
ることができ、これによりパリティ値検出とデータの重
みづけをすることができる。

実施例 以下に本発明の一実施例について説明する。

第１図は本発明の一実施例におけるパリティ検出装置を
ブロック図で示すものである。第１図において、１はデ
ータ、２はシフトレジスタ、３は１の個数を計数するの
か００個数を計数するのかを選択する回路、５はアップ
カウンタ、６は比較器である。ここでは８ビツトのデー
タビットと１ビツトのパリティビットとを含む９ビツト
のデータ構成である。

データ１の１もしくはＯの個数を計数する場合、８ビツ
トのデータビットはそのままシフトレジスタ２に転送さ
れる。１の個数を計数するのか、０の個数を計数するの
かを選択する回路３とシフトレジスタ２からの出力とで
論理積（ＡＮＤ回路）４がとられるビットのアップカウ
ンタ５に入力され、１の個数もしくはＯの個数が計数さ
れる。第２図に真理値を示すように、１の個数計数値も
しくはＯの個数計数値のＬＳＢはそのデータのパリティ
値を示しており、第１図のアップカウンタ５のＬＳＢの
値とデータ１のパリティビットを比較器６で比較するこ
とでパリティチエツクが可能となる。また１の個数もし
くはＯの個数はアップカウンタ５の値を読み出せばよい
。

シフトレジスタ２とアップカウンタ５は必ずしもシステ
ムクロックで動作する必要はなく、動作可能な最小幅の
クロックで構成されるのが望ましい。

以上のように本実施例によればパリティ検出と１の個数
もしくはＯの個数によるデータの重みづけができ、これ
により、データそのものの値ではなく１の個数、０の個
数によってそのデータに対して重みづけが必要なときに
実現が可能である。

尚、本実施例ではデータビットを８ビツトとしたが、こ
れは４ビツト、１６ビツト、３２ビツト等の任意のビッ
ト長でも可能である。この場合、データ長に合わせてシ
フトレジスタやアップカウンタの構成を変えることで実
現できる。

発明の効果 本発明によると、データの１の個数もしくは０の個数を
計数する回路を設けることにより、パリティを検出でき
かつ、データの１もしくはＯの個数による重みづけがで
き、データの１もしくはＯの個数によりそのデータに対
する処理内容を変えたい場合、簡単に実現できる優れた
パリティ検出装置を実現できる。

【図面の簡単な説明】

第１図は本発明の一実施例におけるパリティ検出回路、
第２図はデータと計数値、パリティの関係を示した真理
値図、第３図は従来のパリティ検出回路。 １・・・・・・データ、２・・・・・・シフトレジスタ
、３・・・・・・１もしくは０個数のどちらを計数する
か選択する回路、４・・・・・・ＡＮＤ回路、５・・・
・・・アップカウンタ、６・・・・・・比較器、７・・
・・・・ＥＸ−ＯＲ回路。

Claims (1)

【特許請求の範囲】
1. データの１もしくはＯの個数を計数する回路と、計数さ
   れた値によりパリテイを検出し、かつ、前記１の個数も
   しくは０の個数によるデータの重みづけ機能手段とをそ
   なえたパリテイ検出装置。