JPS6335146U - - Google Patents
Info
- Publication number
- JPS6335146U JPS6335146U JP12858286U JP12858286U JPS6335146U JP S6335146 U JPS6335146 U JP S6335146U JP 12858286 U JP12858286 U JP 12858286U JP 12858286 U JP12858286 U JP 12858286U JP S6335146 U JPS6335146 U JP S6335146U
- Authority
- JP
- Japan
- Prior art keywords
- image memory
- address
- word data
- microprocessor
- word
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Input (AREA)
Description
第1図は本考案に係る画像メモリアクセス回路
の基本構成図、第2図は画像メモリアクセス回路
の実施例、第3図はワードアドレスデータと必要
データとの関係を示す説明図、第4図はリード時
のタイミングチヤート、第5図はリード時のバレ
ルシフタの入力出力の関係を示す説明図、第6図
はライト時のタイミングチヤート、第7図はライ
ト時のバレルシフタの入出力の関係を示す説明図
、第8図はワード領域を越えてアクセスしない場
合のタイミングチヤート、第9図はワードアドレ
スデータとワードアドレスを越えてアクセスする
データとの関係を示した説明図、第10図は従来
技術によるメモリアクセスを示した説明図である
。 1:マイクロプロセツサ、2,12〜15:画
像メモリ、3:アドレス加算器、4:メモリセレ
クト回路、5,28,29:バレルシフタ。
の基本構成図、第2図は画像メモリアクセス回路
の実施例、第3図はワードアドレスデータと必要
データとの関係を示す説明図、第4図はリード時
のタイミングチヤート、第5図はリード時のバレ
ルシフタの入力出力の関係を示す説明図、第6図
はライト時のタイミングチヤート、第7図はライ
ト時のバレルシフタの入出力の関係を示す説明図
、第8図はワード領域を越えてアクセスしない場
合のタイミングチヤート、第9図はワードアドレ
スデータとワードアドレスを越えてアクセスする
データとの関係を示した説明図、第10図は従来
技術によるメモリアクセスを示した説明図である
。 1:マイクロプロセツサ、2,12〜15:画
像メモリ、3:アドレス加算器、4:メモリセレ
クト回路、5,28,29:バレルシフタ。
Claims (1)
- 【実用新案登録請求の範囲】 マイクロプロセツサにより画像メモリをメモリ
アドレスのワード境界を越えてアクセスする画像
メモリアクセス回路において、 前記画像メモリのワードデータを任意ビツト位
置で分割して独立にリードライトを可能とするメ
モリセレクト回路を設けると共に、前記マイクロ
プロセツサからのアドレスを本来のアドレスとこ
れに隣接するアドレスとに切り換えて前記画像メ
モリを時分割的に連続してアクセスするアドレス
変更回路を設け、且つ前記画像メモリに入出力す
る前記ワードデータを一旦格納しその後に前記分
割したビツト位置を境界として前記ワードデータ
を入れ換えるシフタとを設けたことを特徴とする
画像メモリアクセス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12858286U JPS6335146U (ja) | 1986-08-22 | 1986-08-22 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12858286U JPS6335146U (ja) | 1986-08-22 | 1986-08-22 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6335146U true JPS6335146U (ja) | 1988-03-07 |
Family
ID=31024385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12858286U Pending JPS6335146U (ja) | 1986-08-22 | 1986-08-22 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6335146U (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6097454A (ja) * | 1983-11-01 | 1985-05-31 | Nec Corp | デ−タ処理装置 |
| JPS6115245A (ja) * | 1984-06-29 | 1986-01-23 | Nec Corp | 記憶装置 |
| JPS61120260A (ja) * | 1984-11-16 | 1986-06-07 | Matsushita Electric Ind Co Ltd | 順次デ−タ記憶回路のアクセス装置 |
-
1986
- 1986-08-22 JP JP12858286U patent/JPS6335146U/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6097454A (ja) * | 1983-11-01 | 1985-05-31 | Nec Corp | デ−タ処理装置 |
| JPS6115245A (ja) * | 1984-06-29 | 1986-01-23 | Nec Corp | 記憶装置 |
| JPS61120260A (ja) * | 1984-11-16 | 1986-06-07 | Matsushita Electric Ind Co Ltd | 順次デ−タ記憶回路のアクセス装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0365023A3 (en) | Address control circuit for data memory employed in signal delay circuit | |
| JPS6335146U (ja) | ||
| JPH0273258U (ja) | ||
| JPH01172155U (ja) | ||
| JPS59100306U (ja) | シ−ケンス制御演算装置 | |
| JPS63103151U (ja) | ||
| JPS59161185U (ja) | デジタル画像表示回路 | |
| JPS62175353U (ja) | ||
| JPH0358737U (ja) | ||
| JPS6125653U (ja) | 画情報処理装置 | |
| JPS61136396U (ja) | ||
| JPS6214536U (ja) | ||
| JPS5851361U (ja) | マイクロコンピユ−タ制御回路 | |
| JPH03111013U (ja) | ||
| JPS60126846U (ja) | メモリ切換え制御回路 | |
| JPH0393948U (ja) | ||
| JPS595096U (ja) | メモリアクセス装置 | |
| JPH0270249U (ja) | ||
| JPS58163095U (ja) | 欠陥処理回路 | |
| JPS59125800U (ja) | 内部メモリ・セル切換型メモリ素子 | |
| JPS6320248U (ja) | ||
| JPS60116539U (ja) | デ−タ処理システム | |
| JPH0166697U (ja) | ||
| JPS61167100U (ja) | ||
| JPS6076446U (ja) | 記憶装置 |