JPS6335366A - Recorder - Google Patents
RecorderInfo
- Publication number
- JPS6335366A JPS6335366A JP61180663A JP18066386A JPS6335366A JP S6335366 A JPS6335366 A JP S6335366A JP 61180663 A JP61180663 A JP 61180663A JP 18066386 A JP18066386 A JP 18066386A JP S6335366 A JPS6335366 A JP S6335366A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- signal electrodes
- drivers
- electrodes
- shutter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
Abstract
Description
【発明の詳細な説明】 〔発明の技術分野〕 本発明は、液晶光シャッタを用いた記録装置に関する。[Detailed description of the invention] [Technical field of invention] The present invention relates to a recording device using a liquid crystal optical shutter.
液晶光シャッタを用いて開閉駆動することにより感光体
ドラムへ光書込みを行う記録装置が知られている。2. Description of the Related Art A recording device is known that performs optical writing on a photoreceptor drum by opening and closing a liquid crystal optical shutter.
第8図は上述の液晶光シャッタを用いた記録装置の一部
の構成図である。液晶光シャッタ1にはそれぞれ1ドツ
トを記録するためのマイクロシャッタが図面奥行き方向
に多数形成され、液晶光シャッタ1は光源2と結像レン
ズアレイ (例えば商品名セルフォックレンズアレイ)
4の間に設けられ、各マイクロシャンクを開閉駆動する
ための駆動回路基板3a、3bは光源2の両側に設けら
れ、駆動回路基板3a、3bと液晶光シャッタ1間を可
とう性コネクタla、lbで接続している。FIG. 8 is a block diagram of a portion of a recording apparatus using the above-mentioned liquid crystal optical shutter. The liquid crystal light shutter 1 has a large number of microshutters, each for recording one dot, formed in the depth direction of the drawing, and the liquid crystal light shutter 1 has a light source 2 and an imaging lens array (for example, the product name SELFOC lens array).
Drive circuit boards 3a and 3b are provided on both sides of the light source 2 and are provided between the drive circuit boards 3a and 3b and the liquid crystal light shutter 1 for driving each microshank to open and close. Connected with lb.
また、液晶光シャッタ1を介して透過した光は結像レン
ズアレイ4により感光体ドラム5へ結像(露光)される
が、感光体ドラム5の周辺には画像形成する為の図示し
ない現像器、帯電器等の装置を配設する必要があるため
駆動回路基板3a。Further, the light transmitted through the liquid crystal light shutter 1 is imaged (exposed) on the photoreceptor drum 5 by the imaging lens array 4, but around the photoreceptor drum 5 there is a developing device (not shown) for forming an image. , since it is necessary to arrange devices such as a charger, the drive circuit board 3a.
3bと液晶光シャッタ1は同図に示す如くU字形に構成
されている。3b and the liquid crystal light shutter 1 are configured in a U-shape as shown in the figure.
上述のような従来の記s廉装置においては、感光体ドラ
ム5へ240 ドツト/インチ又は300ドツト/イ
ンチ程度の低印字密度で記録することは可能であるが、
さらに高密度、例えば480 ドツト/インチ等の高
密度印字で記録を行う場合には、以下のような問題が発
生する。In the conventional recording device as described above, it is possible to record on the photosensitive drum 5 at a low printing density of about 240 dots/inch or 300 dots/inch;
Furthermore, when recording is performed at a higher density, such as 480 dots/inch, the following problems occur.
(イ)液晶光シャッタlを構成する各マイクロシャッタ
を駆動するためのドライバの数が増加し、駆動回路基板
3a、3bが大型化し、装置全体としても大型化してし
まう。(a) The number of drivers for driving each micro-shutter constituting the liquid crystal optical shutter l increases, the drive circuit boards 3a and 3b become larger, and the device as a whole becomes larger.
(ロ)また、可とう性コネクタ1a、1bを液晶光シャ
ッタ1および駆動回路基板3a、3bと接続する為の接
続パターンも高密度で作成することが必要となり、可と
う性コネクタ製造上の歩留まりが悪くなる。また、液晶
光シャッタ1と可とう性コネクタとを接続する際、断線
や短絡の危険性が増加する。(b) In addition, it is necessary to create high-density connection patterns for connecting the flexible connectors 1a and 1b to the liquid crystal optical shutter 1 and the drive circuit boards 3a and 3b, which reduces the yield in manufacturing the flexible connectors. becomes worse. Furthermore, when connecting the liquid crystal optical shutter 1 and the flexible connector, the risk of disconnection or short circuit increases.
〔発明の目的〕
本発明は上記従来の欠点に鑑み、同一基板を複数使用す
ることにより駆動回路基板の専有する1個当たりの面積
を少なくし、可とう性コネクタのパターンを低密度で構
成することにより、装置が大型化することなく、かつ短
絡や断線の危険性を少なくした記録装置を提供すること
を目的とする。[Object of the Invention] In view of the above-mentioned conventional drawbacks, the present invention reduces the area occupied by each drive circuit board by using a plurality of the same boards, and configures the flexible connector pattern with low density. Therefore, it is an object of the present invention to provide a recording device that does not increase in size and reduces the risk of short circuits and disconnections.
本発明は上記目的を達成するために、共通電極と信号電
極の交差対向部に形成されるマイクロシャフタを感光体
の移動方向と直交方向に多数配設し、信号電極に駆動回
路基板により開閉信号を供給し、光源からの光を前記マ
イクロシャッタで変調して前記感光体へ照射することに
より記録を行う記録装置において、前記マイクロシャッ
タからの信号電極の引き出し方向を信号電極1本毎に反
対方向とし、同方向に引出された信号電極のm本毎に同
一の駆動回路基板に接続し、2×m枚の駆動回路基板を
設けたことを特徴とする。In order to achieve the above object, the present invention provides a large number of microshafts formed at the cross-opposed portions of the common electrode and the signal electrode in a direction perpendicular to the moving direction of the photoreceptor, and the signal electrodes are opened and closed by a drive circuit board. In a recording device that performs recording by supplying a signal, modulating light from a light source with the micro-shutter, and irradiating the light onto the photoreceptor, the direction in which the signal electrodes are drawn out from the micro-shutter is reversed for each signal electrode. The present invention is characterized in that every m signal electrodes drawn out in the same direction are connected to the same drive circuit board, and 2×m drive circuit boards are provided.
以下本発明の実施例について図面を参照しながら詳述す
る。Embodiments of the present invention will be described in detail below with reference to the drawings.
第1図は本実施例の記録装置の概略構成図である。FIG. 1 is a schematic configuration diagram of the recording apparatus of this embodiment.
同図に示すように、液晶光シャッタ部6は光源7、光反
射筒8、液晶光シャッタ9、結像レンズアレイ10、駆
動用基板11a−1idにより主に構成されている。光
源7には蛍光灯が用いられ、液晶シャッタ9はベース部
材13に固定して取付けられている。As shown in the figure, the liquid crystal light shutter section 6 is mainly composed of a light source 7, a light reflecting tube 8, a liquid crystal light shutter 9, an imaging lens array 10, and a driving substrate 11a-1id. A fluorescent lamp is used as the light source 7, and the liquid crystal shutter 9 is fixedly attached to the base member 13.
また、駆動用基板11a〜lidにはそれぞれLS11
2a〜12dが搭載されている。Further, each of the drive boards 11a to lid has an LS11
2a to 12d are installed.
また、液晶光シャッタ9は、第2図に示すよう構成され
ている。同図は、液晶シャフタ9を上方(光源7方向)
から見た図であり、2本の共通電極15a、15bに対
して信号を掻14が1本毎に反対方向に引き出されてい
る。この共通電極15a、15bの長手方向が第1図の
液晶光シャッタ9の奥行き方向である。従って、共通電
極15a、15bに直交して備わっている信号電極14
の長手方向は第1図に示す液晶光シャッタ9の横方向と
なる。Further, the liquid crystal light shutter 9 is constructed as shown in FIG. The figure shows the liquid crystal shutter 9 facing upward (in the direction of the light source 7).
This is a diagram seen from above, and the signal scrapers 14 are drawn out in opposite directions one by one with respect to the two common electrodes 15a and 15b. The longitudinal direction of the common electrodes 15a, 15b is the depth direction of the liquid crystal light shutter 9 shown in FIG. Therefore, the signal electrode 14 provided orthogonally to the common electrodes 15a, 15b
The longitudinal direction is the lateral direction of the liquid crystal light shutter 9 shown in FIG.
ここで、上述の信号電極14、共通電極15a。Here, the above-mentioned signal electrode 14 and common electrode 15a.
15b及び信号電極14と共通電極15a。15b, the signal electrode 14, and the common electrode 15a.
15b間に形成されるマイクロシャッタの関係を上述の
第2図のA−A ’断面図である第3図を用いて説明す
る。同断面は、2枚のガラス基板16および17の間に
液晶混合物18を封入した構成となっている。そして、
ガラス基板16には、信号電極14が(交互に)lわっ
ており、ガラス基板17には共通電極15a、15bが
備わっている。また、ガラス基板16とガラス基板間に
はシール材19で液晶混合物が封入されている。また、
ガラス基板16の上面には偏向板21が配設されている
。The relationship between the micro shutters 15b and 15b will be explained with reference to FIG. 3, which is a sectional view taken along line AA' in FIG. 2 mentioned above. The cross section shows a structure in which a liquid crystal mixture 18 is sealed between two glass substrates 16 and 17. and,
The glass substrate 16 is provided with signal electrodes 14 (alternately), and the glass substrate 17 is provided with common electrodes 15a and 15b. Further, a liquid crystal mixture is sealed between the glass substrates 16 and the glass substrates with a sealing material 19. Also,
A deflection plate 21 is arranged on the upper surface of the glass substrate 16.
また、信号電極14は透明部材22、クロームメツキ部
23で構成されており、共通電極15a。Further, the signal electrode 14 is composed of a transparent member 22, a chrome plated part 23, and a common electrode 15a.
15bも透明部材24、クロームメツキ部25で構成さ
れている。そして、クロームメツキ部23゜25は光を
通さない為、両透明部材22.24が対向した部分にマ
イクロシャッタ26が構成されている。15b also includes a transparent member 24 and a chrome plated portion 25. Since the chrome plated portions 23 and 25 do not allow light to pass through, a micro shutter 26 is formed at the portion where both the transparent members 22 and 24 face each other.
以上のマイクロシャッタ26等の構成説明は、第2図の
A−A ’断面に形成される場合を説明したものである
が、第2図に示される共通電極15a、15bと信号電
極14間に形成される他のマイクロシャッタについても
同様に構成されている。The above explanation of the structure of the micro shutter 26, etc. is for the case where it is formed on the A-A' cross section of FIG. 2. The other micro shutters formed are similarly configured.
第2図を用いて、さらに信号電極14の構成を説明する
と、各信号電極14は1本毎に反対方向に引き出され、
同方向に引き出された信号電極14は1本おきに長さが
異なり、これらの信号電極14の端部に前述の可とう性
コネクタ(FCN)20a〜20dとの接続部14a
〜14dを有している。この接続部14a〜14dはク
ロムメツキが施されていない前述の透明部材22が露出
している。To further explain the configuration of the signal electrodes 14 using FIG. 2, each signal electrode 14 is pulled out in the opposite direction one by one.
Every other signal electrode 14 drawn out in the same direction has a different length, and the ends of these signal electrodes 14 have connecting portions 14a with the aforementioned flexible connectors (FCN) 20a to 20d.
~14d. The aforementioned transparent member 22, which is not chrome plated, is exposed in the connecting portions 14a to 14d.
勿論、この透明部材22は導電性物質で構成されており
、共通型115a、15bと共に後述する波形信号をマ
イクロシャッタに与える導体である。従って、信号電極
14ヘマイクロシヤツタ26の開、閉駆動信号(実際に
はマイクロシャッタ26は共通電極15a、15bに加
えられる駆動信号及び上述の開閉駆動信号によってマイ
クロシャッタ26を開閉制御する)を供給する為に前述
のFCN20a 〜20dがこの接続部14−a〜14
−dに接続されている。接続部14−aと14−bは第
2図で紙面の上方に配設され、接続部14−cと14−
dは下方に配設されている。Of course, this transparent member 22 is made of a conductive material, and is a conductor that provides a waveform signal, which will be described later, to the microshutter along with the common types 115a and 15b. Therefore, the opening/closing driving signal of the micro shutter 26 is sent to the signal electrode 14 (actually, the opening/closing driving signal of the micro shutter 26 is controlled by the driving signal applied to the common electrodes 15a, 15b and the opening/closing driving signal described above). In order to supply the above-mentioned FCNs 20a to 20d,
- connected to d. The connecting portions 14-a and 14-b are arranged above the page in FIG. 2, and the connecting portions 14-c and 14-
d is arranged below.
この位置関係は第1図で対応させると、液晶光シャッタ
9に対して同図の左方に、接続部14−a。If this positional relationship corresponds to that in FIG. 1, the connection portion 14-a is located on the left side of the figure with respect to the liquid crystal light shutter 9.
14−bが位置し、右方に接続部14−c。14-b is located, and the connecting portion 14-c is located on the right side.
14−dが位置する。しかも同方向に引き出されている
接続部14−a、14−b及び14−c。14-d is located. Furthermore, the connecting portions 14-a, 14-b, and 14-c are pulled out in the same direction.
14−dも各々共通電極15a、15bからの距離が異
なる。14-d also have different distances from the common electrodes 15a and 15b.
一方、FCN20a−FCN20dの構成を説明すると
、FCN20a〜20dは絶縁性のフィルムに絶縁性の
熱圧着剤と導電性の熱圧着剤を縞状のパターンに塗布し
たものであり、導電性熱圧着剤の塗布幅は共通電極14
の幅Wに等しく、塗布ピンチは同図に示すPに等しい構
成である。このFCN20a〜20dと共通電極14の
各々対応する接続部14−a〜14−dとは熱圧着によ
り接続されている。そしてその具体的接続は、信号′電
極の中で接続部14−aを有する信号型8i14はFC
N20aに接続される。On the other hand, to explain the structure of FCN20a-FCN20d, FCN20a-20d is an insulating film coated with an insulating thermocompression adhesive and a conductive thermocompression adhesive in a striped pattern. The coating width is the common electrode 14
The width W is equal to the width W, and the coating pinch is equal to the width P shown in the figure. These FCNs 20a to 20d and corresponding connection portions 14-a to 14-d of the common electrode 14 are connected by thermocompression bonding. The specific connection is that the signal type 8i14 having the connection part 14-a in the signal' electrode is FC.
Connected to N20a.
また、14−bを有する信号電極14はFCN20bに
接続される。同様に接続部14−Cを有する信号電極1
4はFCN20Cに接続され、14−dを有する信号電
極14はFCN2Qdに接続される。Further, the signal electrode 14 having 14-b is connected to the FCN 20b. Similarly, the signal electrode 1 having a connecting portion 14-C
4 is connected to FCN20C, and signal electrode 14 having 14-d is connected to FCN2Qd.
また、上述のように接続された各FCN20a〜20d
は対応する駆動用基板(以下PCBD示す)lla−1
1dに接続する。即ち、第4図に示すようにFCN20
aはPCBllaに接続し、FCN20 bはPCBl
lbに接続し、FCN20CはPCB 11 Cに接続
し、FCN20dはPCBlldに接続する。In addition, each FCN 20a to 20d connected as described above
is the corresponding driving board (hereinafter referred to as PCB) lla-1
Connect to 1d. That is, as shown in FIG.
a connects to PCBlla, FCN20 b connects to PCBl
FCN20C is connected to PCB 11 C, and FCN20d is connected to PCBlld.
次に、本実施例に用いるPCB 11 a〜lidに搭
載されているLS112a−12dの個数及び記録装置
の記録密度等を説明する。本記録装置の記録密度は48
0ドツト/インチであり、印字幅は、8インチである。Next, the number of LSs 112a to 12d mounted on the PCBs 11a to 12d used in this embodiment, the recording density of the recording device, etc. will be explained. The recording density of this recording device is 48
0 dot/inch, and the print width is 8 inches.
従って、マイクロシャッタの総数は480X8=384
0個であり、2個のマイクロシャッタを1本の信号電極
で時分割駆動するので、信号電極およびドライバの数は
、3840+2−1920個である。また、これを4枚
のPCB113〜lidに分割搭載しているので、1枚
のPCBには、1920÷4−480個のドライバが搭
載される。また、1個の駆動LSIは80個のドライバ
を有しているので、上述のPCB11a〜lid上には
各々480÷80−6個のLSIが装着される。従って
、前述のLS112a〜12dは各々6個のLSIで構
成されていることになる。Therefore, the total number of micro shutters is 480X8=384
The number of signal electrodes and drivers is 3840+2-1920 since two microshutters are time-divisionally driven by one signal electrode. Moreover, since this is dividedly mounted on four PCBs 113 to lid, 1920÷4-480 drivers are mounted on one PCB. Further, since one driving LSI has 80 drivers, 480÷80-6 LSIs are mounted on each of the above-mentioned PCBs 11a to lid. Therefore, each of the aforementioned LSs 112a to 12d is composed of six LSIs.
上述のLS112a〜12dに設けられた6個のLSI
の1個の具体的回路を第5図に示す。Six LSIs provided in the above LS112a to 12d
One specific circuit is shown in FIG.
記録データは図示しない回路から供給される。Record data is supplied from a circuit not shown.
この記録データ28はクロックパルス29の立ち上がり
に同期して160ビツトのシフトレジスタ30に人力さ
れる。シフトレジスタ30の最終出力は同一構成の次の
LSIへ供給するためカスケード信号31を出力する。This recorded data 28 is manually input to a 160-bit shift register 30 in synchronization with the rising edge of a clock pulse 29. The final output of the shift register 30 outputs a cascade signal 31 to be supplied to the next LSI of the same configuration.
シフトレジスタ30の出力はパラレルにラッチパルス3
3に同期してシフトレジスタ30より出力されデータラ
ッチ32に入力する。データラッチ32の偶数ビット出
力は、データ遅延用DタイプFF34ヘラッチバルス3
3に同期して供給される。データラッチ32の奇数ビッ
ト出力は遅延用DタイプFF34を介さずにデータセレ
クタマルチプレクサのA1〜A、。の入力に供給される
。また、DタイプFF34を1ビツト介したラインはデ
イレ−選択ゲート36のA入力に入力され、DタイプF
F34の2ビツト介したラインは8人力に供給される。The output of the shift register 30 is a latch pulse 3 in parallel.
3 is output from the shift register 30 and input to the data latch 32. The even bit output of the data latch 32 is the data delay D type FF 34 Heratch pulse 3
It is supplied in synchronization with 3. Odd bit outputs of the data latch 32 are sent to the data selector multiplexers A1 to A without going through the delay D-type FF 34. is fed to the input of Furthermore, the line passing through the D type FF 34 through 1 bit is input to the A input of the delay selection gate 36, and the D type FF
The F34 2-bit line feeds 8 manpower.
デイレ−選択ゲート36の出力Wはデータセレクタマル
チプレクサ35のB1〜B、。入力へ供給される。なお
、本実施例ではデイレ−選択信号37により、B入力が
選択されており、従ってデータセレクタマルチプレクサ
35には遅延されないデータ<A+=A*o入力へのデ
ータ)と2ライン分遅延されたデータ(B、〜B1゜入
力へのデータ)が入力し、この2つの入力に応じてデー
タセレクタマルチプレクサ35に入力するオン−オン記
録信号38、オン−オフ記録信号39、オフ−オン記録
信号40、オフ−オフ記録信号41の中のいずれかを選
択して、出力W、−W、。からオンまたはオフ信号をド
ライバ42へ出力する。ここで、上述の四種類の記録信
号38〜41は本記録装置では2時分割駆動により各マ
イクロシャッタ26をオンまたはオフ(開、閉)駆動す
る為、複雑な信号となっているが、前述したように共通
電極tsa、15bへ印加される信号との重畳により実
際には開閉駆動される。The output W of the delay selection gate 36 is outputted to B1-B of the data selector multiplexer 35. supplied to the input. In this embodiment, the B input is selected by the delay selection signal 37, and therefore the data selector multiplexer 35 has data that is not delayed (<A+=data to the A*o input) and data that has been delayed by two lines. (data to B, ~B1° input) is input, and according to these two inputs, an on-on recording signal 38, an on-off recording signal 39, an off-on recording signal 40, which are input to the data selector multiplexer 35, Select one of the off-off recording signals 41 to output W, -W,. outputs an on or off signal to the driver 42. Here, the above-mentioned four types of recording signals 38 to 41 are complicated signals because each micro-shutter 26 is driven on or off (open, close) by two-time division drive in this recording apparatus. As described above, the opening/closing operation is actually performed by superimposing the signals applied to the common electrodes tsa and 15b.
そして、前述の信号電極14は上述の出力Y。The above-mentioned signal electrode 14 has the above-mentioned output Y.
〜Yl16から出力される信号をFCN20a〜20d
を介して供給されていることになる。~The signal output from Yl16 is sent to FCN20a~20d
It will be supplied via.
また、上述と同一の回路構成のLSIが前述のように各
PCB113〜lid上に6個づつ配設されており、各
PCB 11 a〜lidを駆動する為の基準となるク
ロツク1〜4信号は以下のように作成されている。Furthermore, six LSIs having the same circuit configuration as above are arranged on each PCB 113 to lid, and the clock 1 to 4 signals that serve as the reference for driving each PCB 11a to lid are It is created as follows.
第6図は上述のクロツク1〜4信号作成回路である。基
本となるクロック0は記録すべき1ライン分のシリアル
データが入力する際の基準クロックである。クロックO
はインバータ44.4分周回路45.8分周回路46へ
各々出力される。FIG. 6 shows the above-mentioned clock 1-4 signal generation circuit. The basic clock 0 is a reference clock when one line of serial data to be recorded is input. Clock O
are output to an inverter 44, a 4-frequency divider circuit 45, and an 8-frequency divider circuit 46, respectively.
第7図は各入出力の関係を示すタイミングチャートであ
る。D I−D +。・・・クロック0に同期して記録
装置に入力するデータを示しており、4分周回路45の
出力は信号eであり、8分周回路46の出力は信号fで
ある。FIG. 7 is a timing chart showing the relationship between each input and output. DI-D+. . . . indicates data input to the recording device in synchronization with clock 0, the output of the 4-frequency divider 45 is a signal e, and the output of the 8-frequency divider 46 is a signal f.
この信号eはインバータ47.48を介して各々AND
ゲート49.50へ、また直接ANDゲ−1−51,5
2へ出力されている。信号fはインバータ53.54を
介して各々ANDゲート49へまた、直接ANDゲート
50.52へ出力されている。This signal e is ANDed through inverters 47 and 48, respectively.
To gate 49.50, also directly AND gate 1-51,5
It is output to 2. Signal f is output via inverters 53, 54 to AND gate 49 and directly to AND gate 50, 52, respectively.
さらに、ANDゲート49〜52の出力は各々55〜5
8へ出力され、上述のインバータ44を介して入力する
信号gと論理積がとられる。そして、ANDゲート55
〜58の出力として上述のクロック1〜クロツク4が出
力される。Furthermore, the outputs of the AND gates 49-52 are 55-5, respectively.
8 and is ANDed with the signal g input via the inverter 44 mentioned above. And AND gate 55
The above-mentioned clocks 1 to 4 are output as outputs of clocks 1 to 58.
以上のように記録装置を構成することによって、PCB
lla”d上に構成されるLS112a〜12dは順次
選択される。By configuring the recording device as described above, the PCB
The LSs 112a to 12d configured on lla"d are sequentially selected.
即ち、まず記録装置にクロック0が入力すると、前述の
第7図に示すタイミングでクロック1がLS112aの
シフトレジスタ30へ出力される。That is, first, when clock 0 is input to the recording apparatus, clock 1 is output to the shift register 30 of the LS 112a at the timing shown in FIG. 7 described above.
そして、この時データD+、Dzはシフトレジスタ30
へ出力される。At this time, data D+ and Dz are stored in the shift register 30.
Output to.
次に、クロック2が第7図に示すタイミングでLS11
2bへ出力されると、これに同期してデータDz、Da
がシフトレジスタ30へ出力される。Next, clock 2 outputs LS11 at the timing shown in FIG.
2b, data Dz and Da are synchronized with this.
is output to the shift register 30.
次に、クロック3が第7図に示すタイミングでPCBl
lcから出力されると、これに同期してデータDs、D
、がLS112cのシフトレジスタ30へ出力される。Next, the clock 3 is set to PCB1 at the timing shown in FIG.
When output from lc, data Ds and D are synchronized with this.
, is output to the shift register 30 of the LS 112c.
更に、クロック4が第7図に示すタイミングでPCBl
lcから出力されると、これに同期してデータD7.D
IlがLS112dのシフトレジスタ30へ出力される
。Furthermore, clock 4 outputs PCBL at the timing shown in FIG.
When output from lc, data D7. D
Il is output to the shift register 30 of the LS 112d.
以下、同様にクロック1〜4に同期してPCB11a〜
lidから順次データD、以下を対応するシフトレジス
タ30へ出力する。Hereafter, PCBs 11a to 11a are similarly synchronized with clocks 1 to 4.
The data D and the following are sequentially output from the lid to the corresponding shift register 30.
従って、以上のように本実施例を構成し動作させること
により、LS112a〜12dの対応するシフトレジス
タ30には各々クロック1〜4に同期してデータが書込
まれ、前述の第5図の回路動作により対応するドライバ
42から、出力YI〜Y、。として信号電極14へ開閉
信号を送出する。Therefore, by configuring and operating this embodiment as described above, data is written in the shift registers 30 corresponding to the LSs 112a to 12d in synchronization with clocks 1 to 4, respectively, and the circuit shown in FIG. Outputs YI to Y, from the corresponding drivers 42 by operation. An opening/closing signal is sent to the signal electrode 14 as a signal.
この動作により対応するマイクロシャッタ26を動作さ
せることができる。感光体ドラム27にはこの開閉動作
に従った光書込みが行われる。This operation allows the corresponding micro shutter 26 to operate. Optical writing is performed on the photosensitive drum 27 according to this opening/closing operation.
以上、詳細に説明したように本発明によれば、同一基板
を複数使用することにより駆動回路基板の1個当たりの
面積を少なくし、可とう性コネクタのパターンを低密度
で構成することができ、装置が大型化することなく、か
つ短絡や断線の可能性の少ない記録装置を実現できる。As described in detail above, according to the present invention, by using a plurality of the same boards, the area per drive circuit board can be reduced, and the flexible connector pattern can be configured with low density. Therefore, it is possible to realize a recording device that is less likely to be short-circuited or disconnected without increasing the size of the device.
また、例えば480ドツト/インチの記録装置であれば
、240ドツト/インチの記録装置に用いた駆動回路基
板をほとんど変えることなく、2枚づつ使用することに
より駆動できるので、開発期間を短縮することができる
。Furthermore, for example, a 480 dot/inch recording device can be driven by using two drive circuit boards each without changing the drive circuit boards used in the 240 dot/inch recording device, thereby shortening the development period. Can be done.
第1図は、記録装置の要部構成図、
第2図は、液晶光シャッタの電極構成を示す平面図、
第3図は、液晶光シャッタの構成を示す拡大断面図、
第4図は、各マイクロシャッタと駆動基板の接続を説明
する構成図、
第5図は、基板上のLSIの構成を示す回路図、第6図
は各基板への入力の分割を行う回路図、第7図はクロッ
ク1〜4と各基板に入力するシフトクロックの関係を示
すタイミングチャート、第8図は、従来の記録装置の要
部構成図である。
9・・・液晶光シャフタ、
11a〜11d ・−・PCB。
1 2a−12d ・・・LS I。
14・・・信号電極、
15a、 15b・・・共通電極、
26.26a〜26h・・・マイクロシャッタ、30・
・・シフトレジスタ、
45・・・4分周回路、
46・・・8分周回路。
特許出願人 カシオ計算機株式会社同 上
カシオ電子工業株式会社第 118!
CLKO−
第7図
第6図FIG. 1 is a configuration diagram of the main parts of the recording device, FIG. 2 is a plan view showing the electrode configuration of the liquid crystal light shutter, FIG. 3 is an enlarged sectional view showing the structure of the liquid crystal light shutter, and FIG. FIG. 5 is a circuit diagram showing the configuration of the LSI on the board; FIG. 6 is a circuit diagram for dividing input to each board; FIG. FIG. 8 is a timing chart showing the relationship between clocks 1 to 4 and shift clocks input to each board, and is a block diagram of the main parts of a conventional recording apparatus. 9...Liquid crystal light shifter, 11a-11d...PCB. 1 2a-12d...LSI. 14...Signal electrode, 15a, 15b...Common electrode, 26.26a-26h...Micro shutter, 30.
...Shift register, 45...4 frequency divider circuit, 46...8 frequency divider circuit. Patent applicant Casio Computer Co., Ltd. Same as above
Casio Electronic Industries Co., Ltd. No. 118! CLKO- Figure 7 Figure 6
Claims (1)
シャッタを感光体の移動方向と直交方向に多数配設し、
信号電極に駆動回路基板により開閉信号を供給し、光源
からの光を前記マイクロシャッタで変調して前記感光体
へ照射することにより記録を行う記録装置において、 前記マイクロシャッタからの信号電極の引き出し方向を
信号電極1本毎に反対方向とし、同方向に引出された信
号電極のm本毎に同一の駆動回路基板に接続し、2×m
枚の駆動回路基板を設けたことを特徴とする記録装置。[Claims] A large number of micro-shutters formed at the cross-opposing portions of the common electrode and the signal electrode are arranged in a direction orthogonal to the moving direction of the photoreceptor,
In a recording device that performs recording by supplying an opening/closing signal to a signal electrode by a drive circuit board, modulating light from a light source with the microshutter, and irradiating the light onto the photoreceptor, the direction in which the signal electrode is drawn out from the microshutter is provided. are in opposite directions for each signal electrode, and connect every m signal electrodes pulled out in the same direction to the same drive circuit board, 2×m
A recording device characterized by being provided with a drive circuit board.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61180663A JPS6335366A (en) | 1986-07-31 | 1986-07-31 | Recorder |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61180663A JPS6335366A (en) | 1986-07-31 | 1986-07-31 | Recorder |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6335366A true JPS6335366A (en) | 1988-02-16 |
Family
ID=16087136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61180663A Pending JPS6335366A (en) | 1986-07-31 | 1986-07-31 | Recorder |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6335366A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03176164A (en) * | 1989-11-13 | 1991-07-31 | Alcatel Nv | Electro-optical recording device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6039617A (en) * | 1983-08-12 | 1985-03-01 | Hitachi Ltd | Lead-out terminal structure of liquid-crystal display element |
| JPS6091331A (en) * | 1983-10-26 | 1985-05-22 | Ricoh Co Ltd | optical writing device |
| JPS6144633B2 (en) * | 1982-01-08 | 1986-10-03 | Hatsuo Aoyama |
-
1986
- 1986-07-31 JP JP61180663A patent/JPS6335366A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6144633B2 (en) * | 1982-01-08 | 1986-10-03 | Hatsuo Aoyama | |
| JPS6039617A (en) * | 1983-08-12 | 1985-03-01 | Hitachi Ltd | Lead-out terminal structure of liquid-crystal display element |
| JPS6091331A (en) * | 1983-10-26 | 1985-05-22 | Ricoh Co Ltd | optical writing device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03176164A (en) * | 1989-11-13 | 1991-07-31 | Alcatel Nv | Electro-optical recording device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100423693B1 (en) | Liquid crystal display device | |
| CN100495172C (en) | Driving module of liquid crystal display panel and liquid crystal display device with said driving module | |
| CN100368875C (en) | Electro-optical device, mounting method of wiring substrate, and electronic device | |
| TWI642979B (en) | Backlight apparatus | |
| CN111458941A (en) | Display module, its manufacturing method and display device | |
| WO2022027726A1 (en) | Led lamp panel, spliced led lamp panel, and display apparatus | |
| CN117275385A (en) | A display panel and display device | |
| JPS6335366A (en) | Recorder | |
| CN114911105B (en) | A display panel and display device | |
| WO2022088079A1 (en) | Display substrate and display apparatus | |
| CN115631710B (en) | Display Panel | |
| CN112687195B (en) | Display panel and display device | |
| CN209546039U (en) | Flexible circuitry plate structure | |
| JP2000332419A (en) | Multilayer printed circuit board and liquid crystal display | |
| CN119274464B (en) | A display panel and display device | |
| JP2001305499A (en) | Driving method for optical shutter device | |
| CN119153474B (en) | A display panel and display device | |
| JP3288870B2 (en) | Liquid crystal display | |
| JP3294444B2 (en) | Liquid crystal display | |
| WO2024198302A1 (en) | Array substrate and display panel | |
| KR100483530B1 (en) | Printed circuit board | |
| JPH083589B2 (en) | Recording device | |
| JP3517458B2 (en) | Liquid crystal display | |
| JP2736251B2 (en) | How to install the drive circuit | |
| JPS6050556A (en) | image forming device |