JPS633543A - 直列転送装置 - Google Patents
直列転送装置Info
- Publication number
- JPS633543A JPS633543A JP61144881A JP14488186A JPS633543A JP S633543 A JPS633543 A JP S633543A JP 61144881 A JP61144881 A JP 61144881A JP 14488186 A JP14488186 A JP 14488186A JP S633543 A JPS633543 A JP S633543A
- Authority
- JP
- Japan
- Prior art keywords
- data
- shift register
- serial
- serial transfer
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデジタル信号の直列転送装置に係り、特に送信
データを帰環して受信する回路を持ち帰環されたデータ
と送信前のデータを比較する事で直列転送装置を診断す
る回路に関する。
データを帰環して受信する回路を持ち帰環されたデータ
と送信前のデータを比較する事で直列転送装置を診断す
る回路に関する。
従来の直列転送装置の自己診断機能は、モトローラ・セ
ミコンダクターズ・アドバンス・インフォメーション・
エム・シー・6868111月1983年第3−4頁
3・3・2章ローカルループバックモード及び第4−1
0頁 4・2・2・1チヤネル・ニー・モード・セレク
ト(MOTROLA SEMICON−DUCTOR3
Advance Information MC686
810CTOBER1983 PP3−43・3・2
LOCAL−LOOPBACK MODE、 PP4−
104・4・2 C)IANNEL A MODE 5
ELECT)に記載されている。この直列転送装置は中
央処理装置(以下CPUと略す)等から書き込まれた並
列データをシフトレジスタにより直列データに変換し、
相手局に直列転送する機能と、相手局から送られて来る
直列データをシフトレジスタにより並列変換し、CPU
等から読出す機能を持つ装置で、送信と受信を独立した
同期信号で行える様に送信用と受信用のシフトレジスタ
を各々個別に持つ構造となっている。この直列転送装置
が正常に動作する事を診断する為に、CPU等から書き
込まれた試験用データを送信層シフトレジスタが直列デ
ータに変換し、そのデータを受信用シフトレジスタに受
信させる帰環回路を持たせて、CPUが帰環されたデー
タを読出し、試験用データと比較照合する事が可能であ
る。
ミコンダクターズ・アドバンス・インフォメーション・
エム・シー・6868111月1983年第3−4頁
3・3・2章ローカルループバックモード及び第4−1
0頁 4・2・2・1チヤネル・ニー・モード・セレク
ト(MOTROLA SEMICON−DUCTOR3
Advance Information MC686
810CTOBER1983 PP3−43・3・2
LOCAL−LOOPBACK MODE、 PP4−
104・4・2 C)IANNEL A MODE 5
ELECT)に記載されている。この直列転送装置は中
央処理装置(以下CPUと略す)等から書き込まれた並
列データをシフトレジスタにより直列データに変換し、
相手局に直列転送する機能と、相手局から送られて来る
直列データをシフトレジスタにより並列変換し、CPU
等から読出す機能を持つ装置で、送信と受信を独立した
同期信号で行える様に送信用と受信用のシフトレジスタ
を各々個別に持つ構造となっている。この直列転送装置
が正常に動作する事を診断する為に、CPU等から書き
込まれた試験用データを送信層シフトレジスタが直列デ
ータに変換し、そのデータを受信用シフトレジスタに受
信させる帰環回路を持たせて、CPUが帰環されたデー
タを読出し、試験用データと比較照合する事が可能であ
る。
しかし、送信データを自己帰環して比較照合する従来の
診断方式は、送信と受信を1つのシフトレジスタで行う
直列転送装置ではシフトレジスタがシフトする機能を失
った異常時には送信、自己帰環、受信等の動作が行われ
ない為に、CPUが書込んだ試験用データと読出したデ
ータが等しくなり、正常動作時の結果と区別出来ず、異
常を検出出来ない問題がある。
診断方式は、送信と受信を1つのシフトレジスタで行う
直列転送装置ではシフトレジスタがシフトする機能を失
った異常時には送信、自己帰環、受信等の動作が行われ
ない為に、CPUが書込んだ試験用データと読出したデ
ータが等しくなり、正常動作時の結果と区別出来ず、異
常を検出出来ない問題がある。
上記従来技術は、送信と受信を1つのシフトレジスタで
兼ねる直列転送装置の機能を診断する装置として、シフ
トレジスタのシフト機能が損われた異常状態の検出につ
いての配慮がされておらず、上記異常発生時と正常時の
区別が出来ない問題点があった。
兼ねる直列転送装置の機能を診断する装置として、シフ
トレジスタのシフト機能が損われた異常状態の検出につ
いての配慮がされておらず、上記異常発生時と正常時の
区別が出来ない問題点があった。
本発明の目的は、送信と受信を兼ねるシフトレジスタを
用いた直列転送装置の診断回路を提供することにある。
用いた直列転送装置の診断回路を提供することにある。
上記目的は、直列転送装置に試験用データを書込み、そ
れを直列データに変換して送信を行い。
れを直列データに変換して送信を行い。
そのデータを受信した後に読出して、書込んだ試験用デ
ータと比較する事を可能にする、送信路と受信路を結合
する自己帰環回路に反転器を設ける事により達成される
。
ータと比較する事を可能にする、送信路と受信路を結合
する自己帰環回路に反転器を設ける事により達成される
。
本発明による直列転送装置の診断回路は書込まれた試験
用データを直列送信し、そのデータを論理半転して受信
した後、読出せる様動作する。それによって、直列転送
装置を構成するシフトレジスタのシフト機能が損われて
いた場合でも、書込んだ試験用データと比較して読出さ
れるデータは、反転器を通して受信していないので論理
反転されていないデータとなり、上記異常時と正常時の
区別が行える様になる。
用データを直列送信し、そのデータを論理半転して受信
した後、読出せる様動作する。それによって、直列転送
装置を構成するシフトレジスタのシフト機能が損われて
いた場合でも、書込んだ試験用データと比較して読出さ
れるデータは、反転器を通して受信していないので論理
反転されていないデータとなり、上記異常時と正常時の
区別が行える様になる。
以下、本発明の一実施例を図を用いて説明する。
図に於いて、演算やデータの人出力を制御するCPUI
があり、CPUIから周辺装置等を制御する為の制御母
線2と複数の周辺装置や記憶資源をCPUIが区別する
為のアドレス母線3とデータを伝達する為のデータ母線
4がある。CPUIがこれらの母線を介して直列転送装
置17に対して送信データの書込みや受信データの読出
しを行える様に直列転送装置17には、アドレス母線3
と接続される特定のビットパターンをアドレス母&!3
が示した時に選択信号を出力するアドレスデコーダ5が
あり、アドレスデコーダ5がらのシフトレジスタ選択信
号8と、制御母線2がらの書込み/請出し信号6を受け
て、並列データの書込みや読出しが可能なシフトレジス
タ7がデータ母線4に接続されている。シフトレジスタ
7の直列出力部19には直列データを相手局16に伝達
する為に送信路18が接続されている。この送信路18
には直列転送装置17の機能診断を可能にする為の帰環
路11が接続され、帰環路11には直列データを論理反
転する反転器12を設けている。
があり、CPUIから周辺装置等を制御する為の制御母
線2と複数の周辺装置や記憶資源をCPUIが区別する
為のアドレス母線3とデータを伝達する為のデータ母線
4がある。CPUIがこれらの母線を介して直列転送装
置17に対して送信データの書込みや受信データの読出
しを行える様に直列転送装置17には、アドレス母線3
と接続される特定のビットパターンをアドレス母&!3
が示した時に選択信号を出力するアドレスデコーダ5が
あり、アドレスデコーダ5がらのシフトレジスタ選択信
号8と、制御母線2がらの書込み/請出し信号6を受け
て、並列データの書込みや読出しが可能なシフトレジス
タ7がデータ母線4に接続されている。シフトレジスタ
7の直列出力部19には直列データを相手局16に伝達
する為に送信路18が接続されている。この送信路18
には直列転送装置17の機能診断を可能にする為の帰環
路11が接続され、帰環路11には直列データを論理反
転する反転器12を設けている。
帰環路11と相手局16から送られて来る直列データを
伝達する受信路13には、データセレクタ10が接続さ
れており、通常の送受信時には受信路13の直列データ
を直列転送装置17の機能診断を行う時は帰環路11の
データを選択してシフトレジスタ7に伝える。又、デー
タセレクタ10には通常の送受信時と診断時との切換え
をCPU1によっである特定アドレスとデータを示す事
で切換えが行える様、データセレクタ選択信号8とデー
タ母線4が接続されている。データセレクタ10からシ
フトレジスタ入力部20に伝えられた直列ブーツとシフ
トレジスタ出力部19からの直列データが同期してシフ
トレジスタ7により入出力する様、クロックジェネレー
タ15が設けられており、その出力信号であるクロック
信号!14がシフトレジスタ7と相手局16に接続され
る回路構成となっている。
伝達する受信路13には、データセレクタ10が接続さ
れており、通常の送受信時には受信路13の直列データ
を直列転送装置17の機能診断を行う時は帰環路11の
データを選択してシフトレジスタ7に伝える。又、デー
タセレクタ10には通常の送受信時と診断時との切換え
をCPU1によっである特定アドレスとデータを示す事
で切換えが行える様、データセレクタ選択信号8とデー
タ母線4が接続されている。データセレクタ10からシ
フトレジスタ入力部20に伝えられた直列ブーツとシフ
トレジスタ出力部19からの直列データが同期してシフ
トレジスタ7により入出力する様、クロックジェネレー
タ15が設けられており、その出力信号であるクロック
信号!14がシフトレジスタ7と相手局16に接続され
る回路構成となっている。
第1図に於けるシフトレジスタ7は、C:PUlによっ
て書込まれた並列データを記憶し、シフトレジスタ7の
最下位ビットのデータをシフトレジスタ出力部19が出
力する。又、クロック信号が入力されると最上位ビット
から最下位ビットの方向ヘシフトし、シフトする時にシ
フトレジスタ入力部20のデータを最上位ビットに記憶
する構造となっている。このシフトレジスタ7に、クロ
ック信号14を入力するクロックジェネレータ15は、
シフトレジスタ7に書込まれる並列データのビット数分
クロック信号を出力し、CPUIによって、シフトレジ
スタ7に並列データが書込まれた後に自動的にクロック
信号を発生する。この直列転送装置17をCPU1が診
断する場合、CPIJIはデータセレクタ10に帰環路
11のデータを選択する様に設定を行い、シフトレジス
タ7に試験用データを書込む。そうする事により、クロ
ックジェネレータ15はシフトレジスタ7に対しクロッ
クを出力し、シフトレジスタによるクロック信号に同期
した直列転送が開始される。直列転送データは帰環路1
1を通り、途中反転器12により論理反転した後、デー
タセレクタ10を介してシフトレジスタ入力部に帰環さ
れるので、直列転送が終了した時点でCPUIがシフト
レジスタ7からデータを読出せば、書込んだ時の試験用
データが論理反転したデータを得る。しかし、シフトレ
ジスタ7のCPUIからのデータ書込みや読出しを行う
機能が故障したり、クロックジェネレータ15が発生す
るクロック信号の数が並列データ数と異る等の異常があ
った場合は、転送終了後にシフトレジスタ7から読出さ
れるデータは書込み時の試験用データの論理反転したも
のと異なるので、直列転送装置!!17の異常をCPU
Iによって検出する事が出来る。
て書込まれた並列データを記憶し、シフトレジスタ7の
最下位ビットのデータをシフトレジスタ出力部19が出
力する。又、クロック信号が入力されると最上位ビット
から最下位ビットの方向ヘシフトし、シフトする時にシ
フトレジスタ入力部20のデータを最上位ビットに記憶
する構造となっている。このシフトレジスタ7に、クロ
ック信号14を入力するクロックジェネレータ15は、
シフトレジスタ7に書込まれる並列データのビット数分
クロック信号を出力し、CPUIによって、シフトレジ
スタ7に並列データが書込まれた後に自動的にクロック
信号を発生する。この直列転送装置17をCPU1が診
断する場合、CPIJIはデータセレクタ10に帰環路
11のデータを選択する様に設定を行い、シフトレジス
タ7に試験用データを書込む。そうする事により、クロ
ックジェネレータ15はシフトレジスタ7に対しクロッ
クを出力し、シフトレジスタによるクロック信号に同期
した直列転送が開始される。直列転送データは帰環路1
1を通り、途中反転器12により論理反転した後、デー
タセレクタ10を介してシフトレジスタ入力部に帰環さ
れるので、直列転送が終了した時点でCPUIがシフト
レジスタ7からデータを読出せば、書込んだ時の試験用
データが論理反転したデータを得る。しかし、シフトレ
ジスタ7のCPUIからのデータ書込みや読出しを行う
機能が故障したり、クロックジェネレータ15が発生す
るクロック信号の数が並列データ数と異る等の異常があ
った場合は、転送終了後にシフトレジスタ7から読出さ
れるデータは書込み時の試験用データの論理反転したも
のと異なるので、直列転送装置!!17の異常をCPU
Iによって検出する事が出来る。
そして本実施例によれば、帰環路に反転器12を用いて
いるので、シフトレジスタ7のシフト機能の故障やクロ
ック信号線14の切断によって起こるCPUIが書込ん
だデータを実際に直列転送しなかった異常についても、
シフトレジスタ7に書込んだ試験用データと読出される
データは同一で、論理反転されないので、異常が検出出
来る効果がある。
いるので、シフトレジスタ7のシフト機能の故障やクロ
ック信号線14の切断によって起こるCPUIが書込ん
だデータを実際に直列転送しなかった異常についても、
シフトレジスタ7に書込んだ試験用データと読出される
データは同一で、論理反転されないので、異常が検出出
来る効果がある。
本発明によれば、送受信を兼ねるシフトレジスタによっ
て構成される直列転送装置の、シフト機能の故障時と正
常時の区別が可能となり、上記異常の検出が可能となる
効果がある6
て構成される直列転送装置の、シフト機能の故障時と正
常時の区別が可能となり、上記異常の検出が可能となる
効果がある6
図は本発明の一実施例を示すブロック図である。
1・・・CPtJ、2・・・制御母線、3・・・アドレ
ス母線、4・・・データ母線、5・・・アドレスデコー
ダ、6・・・書込み/読出し信号、7・・・シフトレジ
スタ、8・・・シフトレジスタ選択信号、9・・・デー
タセレクタ選択信号、1o・・・データセレクタ、11
・・・帰環路、12・・・反転器、13・・・受信路、
14・・・クロック信号線、15・・・クロックジェネ
レータ、16・・・相手局、17・・・直列転送装置、
18・・・送信路、19・・・直列出力部、20・・・
直列入力部。
ス母線、4・・・データ母線、5・・・アドレスデコー
ダ、6・・・書込み/読出し信号、7・・・シフトレジ
スタ、8・・・シフトレジスタ選択信号、9・・・デー
タセレクタ選択信号、1o・・・データセレクタ、11
・・・帰環路、12・・・反転器、13・・・受信路、
14・・・クロック信号線、15・・・クロックジェネ
レータ、16・・・相手局、17・・・直列転送装置、
18・・・送信路、19・・・直列出力部、20・・・
直列入力部。
Claims (1)
- 1、複数ビットの並列データを直列データに変換して出
力し、直列データを入力し並列データに変換するシフト
レジスタと、前記シフトレジスタの直列データ出力を伝
送する送信路と、受信データが送られて来る受信路と、
前記送信路の信号を前記シフトレジスタに入力して並列
データに変換させる為の帰環路と、前記帰環路の信号と
前記受信路の信号いずれかを前記シフトレジスタに入力
するか選択を行うデータセレクタと、前記シフトレジス
タの直列−並列変換動作を制御するクロックジェネレー
タによつて構成される装置において、前記帰環路に反転
器を設けた事を特徴とする直列転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61144881A JPS633543A (ja) | 1986-06-23 | 1986-06-23 | 直列転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61144881A JPS633543A (ja) | 1986-06-23 | 1986-06-23 | 直列転送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS633543A true JPS633543A (ja) | 1988-01-08 |
Family
ID=15372541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61144881A Pending JPS633543A (ja) | 1986-06-23 | 1986-06-23 | 直列転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS633543A (ja) |
-
1986
- 1986-06-23 JP JP61144881A patent/JPS633543A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6233635B1 (en) | Diagnostic/control system using a multi-level I2C bus | |
| EP0111053B1 (en) | On-chip monitor | |
| US4167041A (en) | Status reporting | |
| JPS60124744A (ja) | エラ−・テスト及び診断装置 | |
| JPS5836365B2 (ja) | インタ−フエ−スソウチ | |
| US4701917A (en) | Diagnostic circuit | |
| JPS633543A (ja) | 直列転送装置 | |
| JPH1164450A (ja) | 半導体試験装置 | |
| JPS63290033A (ja) | デ−タ送受信回路 | |
| GB2120818A (en) | Data processing systems | |
| JPS6032374B2 (ja) | デ−タ伝送装置 | |
| JP3390655B2 (ja) | リモート入出力装置 | |
| JPS61286770A (ja) | 故障診断装置 | |
| JPS60147553A (ja) | 自己診断機能を有する制御装置 | |
| JPS5992653A (ja) | デ−タ伝送装置 | |
| SU1390614A1 (ru) | Могистральный приемо-передатчик | |
| JPS60221842A (ja) | 論理装置の故障診断回路 | |
| JPH05136767A (ja) | 冗長化制御装置 | |
| JPS6095675A (ja) | デ−タ伝送方式 | |
| JPH04259866A (ja) | 診断装置 | |
| JPH04302333A (ja) | データ処理装置 | |
| JPS59171237A (ja) | デ−タ転送方式 | |
| JPS58121459A (ja) | 電子計算機のサ−ビスプロセツサ | |
| JPS6145266B2 (ja) | ||
| JPH05165681A (ja) | 状態履歴装置 |