JPS6335966U - - Google Patents

Description

【図面の簡単な説明】

第１図はこの考案の抵抗測定回路の一実施例を
示す回路図、第２図は上記回路のタイミングチヤ
ート図、第３図および第４図は上記実施例の変形
例を示す回路図、第５図は従来の抵抗測定回路の
実施例を示す回路図、第６図は上記従来回路のタ
イミングチヤート図である。 図中、１０は被測定対象、１１は定電圧源（定
電圧：Ｅ）、１２は電流―電圧変換回路（反転増
幅回路）、Ｒ，Ｒｆ，Ｒ_１，…Ｒｎは抵抗、ＳＷ
，ＳＷｆ，ＳＷ_１，…ＳＷｎはスイツチである。

Claims (1)

1. 【実用新案登録請求の範囲】 (1) 被測定対象に定電圧を印加し、帰還回路を
   有する電流―電圧変換器により該被測定対象に流
   れる電流を電圧に変換し、該電圧に基づいて前記
   被測定対象の抵抗値を測定する抵抗測定回路にお
   いて、 前記帰還回路のインピーダンスを低下させるイ
   ンピーダンス低下手段を有し、 該インピーダンス低下手段を前記被測定対象に
   前記定電圧を印加したのちに、所定時間動作させ
   るようにしたことを特徴とする抵抗測定回路。 (2) 実用新案登録請求の範囲第１項において、
   前記インピーダンス低下手段は前記帰還回路と並
   列に低抵抗を接続してなることを特徴とする抵抗
   測定回路。 (3) 実用新案登録請求の範囲第１項において、
   前記インピーダンス低下手段は前記帰還回路と並
   列に短絡回路を接続してなることを特徴とする抵
   抗測定回路。 (4) 実用新案登録請求の範囲第１項において、
   前記帰還回路は複数の抵抗回路が接続されており
   、前記インピーダンス低下手段は前記複数の抵抗
   回路のうち最小の抵抗回路を選択するようにした
   ことを特徴とする抵抗測定回路。 (5) 実用新案登録請求の範囲第５項において前
   記インピーダンス低下手段は前記複数の抵抗回路
   を同時に選択するようにしたことを特徴とする抵
   抗測定回路。