JPS6336526Y2

JPS6336526Y2 -

Info

Publication number: JPS6336526Y2
Application number: JP1982096980U
Authority: JP
Priority date: 1982-06-28
Filing date: 1982-06-28
Publication date: 1988-09-28
Also published as: JPS591153U

Description

【考案の詳細な説明】 (a) 考案の技術分野本考案は大容量記憶装置に用いられるアクセス
機構に設けられたピツカの制御に係り、特に発光
素子と受光素子とが対向されて形成されたセンサ
によつて該ピツカの状態を検出するセンサ検出回
路に関する。

(b) 技術の背景情報処理装置に用いられる大容量記憶装置では
棚状の複数のセルにそれぞれデータカートリツジ
が格納されており、所定のデータカートリツジが
アクセス機構により取り出されエントリステーシ
ヨン機構に移送投入される。投入されたデータカ
ートリツジは記録再生機構で記録および再生の処
理が行なわれ、処理後はエグジツトステーシヨン
機構に排出される。排出されたデータカートリツ
ジは再度アクセス機構により、もとの取り出した
箇所に移送収納される。

かゝる大容量記憶装置の概略は第１図の斜視図
および第２図の断面図に示すように構成されてい
る。

断面が六角形のセル２が多数、蜂の巣状に形成
されたセル集合体３を有しており、各セル２は磁
気記録テープがフイルム状に巻かれた砲弾形のデ
ータカートリツジ５をそれぞれ一個収納してい
る。

セル集合体３中には投入口６及び排出口７が設
置されており、投入口６と排出口７との間には第
２図に示すようにエントリステーシヨン機構３０
と、記録再生機構４０と、シユート機構５０とエ
グジツトステーシヨン機構６０とが設けられてい
る。

セル集合体３に対向した位置にはアクセス機構
２２が設けられており、アクセス機構２２はガイ
ドシヤフト２３に沿つて矢印Ａ，Ｂ方向に摺動自
在に支持された支持台２５を有している。支持台
２５にはモータ２８が設けられており、モータ２
８は支持台２５を矢印Ａ，Ｂ方向に適宜水平に移
動させることができる。支持台２５上にはピツカ
２７がモータ２９により矢印Ａ，Ｂ方向に対して
垂直な方向、即ち矢印Ｃ，Ｄ方向に移動自在に設
けられており、ピツカ２７はデータカートリツジ
５をセル２中に格納またはセル２中から取り出す
ことができる。

そこで、データカートリツジ５に所定の情報を
記録または再生する場合は、第１図に示すように
モータ２８を駆動してアクセス機構２２を構成す
る支持台２５をガイドシヤフト２３に沿つて矢印
Ａ，Ｂ方向に移動させると共に、モータ２９によ
りピツカ２７をＡ，Ｂ方向とは垂直な方向である
Ｃ，Ｄ方向に移動させ、ピツカ２７と、目的の情
報を記録または再生すべきデータカートリツジ５
の格納されたセル２とを整合させる。ピツカ２７
とセル２が整合したところで、データカートリツ
ジ５をセル２より取り出し、再度支持台２５及び
ピツカ２７をＡ，Ｂ方向及びＣ，Ｄ方向に移動さ
せて、ピツカ２７と投入口６とを整合させ、ピツ
カ２７がセル２から取り出したデータカートリツ
ジ５を投入口６に投入する。投入されたデータカ
ートリツジ５は、第２図に示すようにエントリス
テーシヨン機構３０を介して記録再生機構４０に
送られ、所定の情報がデータカートリツジ５から
読み出し、あるいは書き込まれる。このように記
録または再生の終了したデータカートリツジ５は
シユート機構５０に放出される。放出されたデー
タカートリツジ５はガイドスロープ５１に案内さ
れてエグジツトステーシヨン機構７に排出され
る。

排出されたデータカートリツジ５はピツカ２７
により取り出される。以下前述と同様に、支持台
２５、ピツカ２７はＡ，Ｂ方向及びＣ，Ｄ方向に
適宜移動し、データカートリツジ５を以前に収納
されていたセル２まで移送し、格納する。

(c) 従来技術と問題点かゝるピツカ２７は第３図の斜視図に示すよう
に構成されている。フレーム２７Ａによつて張架
された２本のレール２７Ｂに係止され、矢印Ｇ方
向に摺動される可動部２７Ｃが設けられている。

可動部２７Ｃにはデータカートリツジ５を吸着
するマグネツト２７Ｄが固着されている。この可
動部２７Ｃの両側には固定板２７Ｅと２７Ｆが固
着され、一方の固定板２７Ｅには複数の発光素子
L₁，L₂，L₃が固着され、他方の固定板２７Ｆに
はそれぞれの発光素子L₁，L₂，L₃に対向するよ
うに受光素子F₁，F₂，F₃が固着されて構成され
ている。

これ等の発光素子L₁，L₂，L₃と受光素子F₁，
F₂，F₃によつて、形成されたフオトセンサで可
動部２７Ｃの移送を検出して前述のデータカート
リツジ５の取り出しおよび格納が行なわれる。

このフオトセンサは第４図に示すセンサ検出回
路によつて行なわれる。第４図は従来のセンサ検
出回路の回路構成図である。

サンプリング回路Ｉの指令により駆動回路Ｈは
発光素子L₁〜L₃を点減させる。受光素子S₁〜S₂
は可動部２７Ｃを前述でで説明したように挾持す
るようにそれぞれ発光素子L₁〜L₃に対向して点
減による信号を受信回路Ｊに出力する。更に、こ
の信号を受け、受信回路Ｊはセンサ信号を出力
し、記憶部Ｍに格納される。記憶部Ｍは格納され
たセンサ信号を検出信号として制御部CONに送
出されるように構成されている。このサンプリン
グ周期発生回路Ｉは微小周期でサンプリングが行
なわれるようにして、他の信号ケーブルと同軸で
用いられ極力使用ケーブルの本数を削減し、前述
のアクセス機構２２の移送負荷を軽減するように
配慮されている。

しかし、このようにして送出される検出信号で
は他の信号によるノイズを受け誤検出信号を送出
する欠点を有していた。

このような誤検出信号が出力されると、例えば
データカートリツジ５がピツカ２７に保持されて
いないのに保持されているように誤検出される
と、制御部CONは以降の動作に移行できなくな
り、装置の稼動が停止する問題を有していた。

(d) 考案の目的本考案の目的はノイズなどによる誤検出信号が
発生されても、該誤検出信号が送出されることを
防止して、前述の問題点を除去したものを提供す
るものである。

(e) 考案の構成本考案の目的は、ピツカが指定セルにアクセス
した後、該指定セルに対して前後移動を行いデー
タカートリツジを指定セルに出し入れするピツカ
の可動部の位置を検出するため、前記可動部を挟
んで対向する発光素子および受光素子と、該発光
素子を点滅する駆動回路と、該受光素子の信号を
受信し検出信号を出力する受信回路と、該駆動回
路に前記前後移動の時間より短い所定周期でサン
プリングを指令するサンプリング周期発生回路と
を備え、該指令によつて該受信回路より検出信号
を出力するセンサ検出回路において、前回のサンプリング周期における前記検出信号
を第１の検出信号として格納する第１の記憶部
と、今回のサンプリング周期における該検出信号を
第２の検出信号として格納する第２の記憶部と、
該第１と第２の検出信号を比較し一致信号または
不一致信号を出力する比較回路と、該一致信号によつて該第１の検出信号を第３の
検出信号として格納する第３の記憶部と、該一致信号によつて該第１の検出信号を、また
該不一致信号によつて前回以前のサンプリング周
期に格納されている該第３の検出信号を、それぞ
れ今回のサンプリング周期における検出信号とし
て制御部へ出力するマルチプレクサと、を具備してなることを特徴とするセンサ検出回路
により達成される。

(f) 考案の実施例以下本考案を第５図を参考に詳細に説明する。

第５図は本考案によるセンサ検出回路の一実施
例を示す回路構成図である。

受信回路Ｊより出力された先きのセンサ信号を
第１の記憶部M₁に格納し、次ぎのセンサ信号を
第２の記憶部M₂に格納され、第１と第２の記憶
部M₁，M₂とに格納された検出信号を比較回路Ｋ
によつて比較する。この比較結果によつて格納さ
れた検出信号が一致された場合は第１の記憶部
M₁に格納された検出信号は第３の記憶部M₃に送
出され格納されると共にマルチプレクサＰを介し
て制御部CONに検出信号として送出される。比
較結果が一致しない場合は以前に第３の記憶部
M₃に格納されている検出信号がマルチプレクサ
Ｐを介して送出されるようにしたものである。

このような回路構成により、例えば検出信号の
出力は第６図の説明図に示すように出力すること
ができる。

第６図はサンプリング周期発生回路Ｉから指令
されるサンプリング時間t₁，t₂〜t₂₀における、受
信回路Ｉから出力される検出信号j₁、第１の記憶
部M₁に記憶される検出信号j₂、第２の記憶部M₂
に記憶される検出信号j₃、比較回路Ｋの一致、不
一致信号ｋ、第３の記憶部M₃に記憶される検出
信号j₄およびマルチプレクサＰから出力される検
出信号j₅の関係を示したものである。

サンプリングの周期t₁によつて検出された検出
信号j₁の“０”は検出信号j₂として記憶される。

次のサンプリング周期t₂によつて検出された検
出信号j₁の“０”が出力されると、先きの検出信
号j₃の“０”は検出信号j₂として“０”を送出し、
次ぎの検出信号j₁の“０”を記憶する。そこで、
検出信号j₂とj₃とが比較され、一致信号ｋの“１”
が出力され、検出信号j₂の“０”が検出信号j₄と
して“０”が送出され記憶されると共に、検出信
号j₅として“０”が出力される。

もし、サンプリング周期t₅に示すように該検出
により検出信号j₁が“１”となつた場合は、検出
信号j₃に“１”が記憶され、検出信号j₂とj₃との
比較は不一致信号ｋの“０”が出力される。

この場合は検出信号j₂の“０”は送出されず、
先きに記憶された検出信号j₄の“０”が検出信号
j₅として出力される。次ぎのサンプリング周期t₆
の場合でも検出信号j₂とj₃とは不一致信号ｋの
“０”が出力されるので同様に検出信号j₄よりの
“０”が検出信号j₅として出力される。

サンプリング周期t₉以降では検出信号j₁が“１”
で検出されるようになつた場合で、最初のt₉時は
前述の誤検出の場合と同様に検出信号j₅が“０”
で出力されるが、サンプリング周期t₁₀でも検出
信号j₁は“１”で検出されるので、一致信号ｋの
“１”によつて検出信号j₅が“１”で出力される。

この場合でもサンプリング周期t₁₄に示すよう
に誤検出により検出信号j₁が“０”を検出しても
前述と同様に検出信号j₅は“１”で出力される。

したがつて、ノイズなどによつて誤検出信号が
出力されても、第１と第２の記憶部M₁とM₂の比
較で判別できるので、誤検出による検出信号は送
出されない。先きに、比較によつて一致された第
３の記憶部M₃に格納された検出信号が出力され
る。

このようにして、サンプリング周期t₁t₂…の瞬
間的に検出された誤検出信号は修正することがで
きる。

(g) 考案の効果以上説明したように本考案は先きの検出信号を
格納する第１の記憶部M₁と次ぎの検出信号を格
納する第２の記憶部M₂とそれぞれを比較する比
較回路Ｋと、更に、第１の記憶部M₁に格納され
た検出信号が第２の記憶部M₂と一致したときに
格納される第３の記憶部M₃とを設け、比較結果
によつて誤検出信号が出力されないようにしたも
のである。これにより、前述のようにノイズによ
つてアクセス機構の制御が停止されることはなく
なり、実用効果は大である。

【図面の簡単な説明】

第１図は大容量記憶装置の概略を示す斜視図、
第２図は断面図、第３図はピツカの斜視図、第４
図は従来のセンサ検出回路の回路構成図、第５図
は本考案によるセンサ検出回路の一実施例を示す
回路構成図、第６図はサンプリング周期における
検出信号の説明図を示す。図中において、L₁，L₂，L₃は発光素子、S₁，
S₂，S₃は受光素子、Ｈは駆動回路、Ｊは受信回
路、Ｉはサンプリング周期発生回路、M₁，M₂，
M₃，Ｍは記憶部、Ｋは比較回路、Ｐはマルチプ
レクサ、CONは制御部を示す。

Claims

【実用新案登録請求の範囲】ピツカが指定セルにアクセスした後、該指定セ
ルに対して前後移動を行いデータカートリツジを
指定セルに出し入れするピツカの可動部の位置を
検出するため、前記可動部を挟んで対向する発光
素子および受光素子と、該発光素子を点滅する駆
動回路と、該受光素子の信号を受信し検出信号を
出力する受信回路と、該駆動回路に前記前後移動
の時間より短い所定周期でサンプリングを指令す
るサンプリング周期発生回路とを備え、該指令に
よつて該受信回路より検出信号を出力するセンサ
検出回路において、前回のサンプリング周期における前記検出信号
を第１の検出信号として格納する第１の記憶部
と、今回のサンプリング周期における該検出信号を
第２の検出信号として格納する第２の記憶部と、該第１と第２の検出信号を比較し一致信号また
は不一致信号を出力する比較回路と、該一致信号によつて該第１の検出信号を第３の
検出信号として格納する第３の記憶部と、該一致信号によつて該第１の検出信号を、また
該不一致信号によつて前回以前のサンプリング周
期に格納されている該第３の検出信号を、それぞ
れ今回のサンプリング周期における検出信号とし
て制御部へ出力するマルチプレクサと、を具備してなることを特徴とするセンサ検出回
路。