JPS6337950B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は伝送線にデジタル信号を送り、遠隔制
御により照明負荷の調光を行ない得るようにした
伝送制御によるデジタル調光装置に関するもので
ある。

第１図乃至第４図は従来の伝送制御によるデジ
タル調光装置の一例を示すものである。第１図に
示すように伝送線１にはアドレスの異なる複数個
の受信機２が接続されており、送信機３からは第
２図に示すように４ビツトのアドレスデータAD
と４ビツトの制御データCDとを同期信号SDと共
に送出して、前記アドレスデータADにより呼出
された受信機２に接続された照明負荷４を調光制
御しているものである。第３図は従来の受信機２
の構造を示すものであり、まず受信４ビツト検出
回路５は伝送線１を介して送られてくるアドレス
データADが自己のアドレスデータと一致するか
否かを比較しており、アドレスデータが一致すれ
ばさらに次の４ビツトを受信して、制御データ
CDを時間軸変換回路６に並列に入力する。時間
軸変換回路６には商用電源電圧のゼロクロス点を
検出してゼロクロス検出パルスPZを出力するた
めのゼロクロス検出回路７が接続されており、前
記ゼロクロス検出パルスPZを入力してから制御
データCDの大きさに対応する時間だけ経過した
後にトライアツクＱへトリガパルスを送出するよ
うにしているものである。具体的には時間軸変換
回路６は４ビツトカウンタ等により構成されるも
のであり、この４ビツトカウンタをゼロクロス検
出パルスPZによりセツトし、クロツク発生回路
８からクロツクパルスが入るたびに４ビツトカウ
ンタをインクリメントし、受信４ビツト検出回路
５から並列に入力される４ビツトの制御データ
CDと、４ビツトカウンタのデータとが一致した
ときに両データを比較するコンパレータから一致
信号を出すことによりトライアツクＱのトリガパ
ルスを発生するようにしているものである。

しかしながらこのような方法においては、受信
４ビツト検出回路５から時間軸変換回路６に入力
されるデータが変更されると、第４図の破線に示
すように照明負荷４の明るさが急激に変化すると
いう欠点があつた。これを改善するためには伝送
するビツト数を増加して一段あたりの明るさの変
化を小さくすることが考えられるが、そのように
すると伝送時間が遅くなるという問題が生じるも
のである。すなわち第２図に示す１回の信号伝送
時間は信号伝送上の信頼性を維持するためには余
り早くすることができず、したがつて今、明るさ
のレベルを200段に分割したとして１回あたりの
信号伝送時間を0.1秒とすると、最も暗い状態か
ら最も明るい状態に変化させるためには20秒間も
必要となり、著しく操作性が悪くなるという問題
がある。

本発明は従来例のこのような欠点に鑑みて為さ
れたものであり、伝送に用いる実際の制御データ
のビツト数は増加させることなく、調光レベルを
なめらかに変化させ得るようにした伝送制御によ
るデジタル調光装置を提供することを目的とする
ものである。

以下本発明の構成を図示実施例について説明す
る。第５図は本発明の一実施例のブロツク図を示
すものであり、第３図に示す従来例と比較する
と、位相制御に用いるクロツクパルス発生回路８
のほかに他のクロツクパルス発生回路９を設けた
点と、このクロツクパルス発生回路９のクロツク
をカウントする８ビツトのアツプダウンカウンタ
１０を設けた点、ならびに受信４ビツト検出回路
５から出力される４ビツトの制御データCDを入
力する４ビツトコンパレータ１１を設けた点が異
なつている。８ビツトのアツプダウンカウンタ１
０の上位４ビツトは４ビツトコンパレータ１１の
Ｂ入力に入力され、受信４ビツト検出回路５に接
続されたＡ入力と比較して、一致出力が出たとき
には禁止回路１２を動作させてクロツクパルス発
生回路９からのクロツクパルスが８ビツトのアツ
プダウンカウンタ１０に入力することを阻止する
ようにしているものである。またアツプダウンカ
ウンタ１０のカウントアツプ動作とカウントダウ
ン動作の切換を行なうアツプダウン動作切換回路
１３の入力端子には４ビツトコンパレータ１１の
Ａ入力とＢ入力との大小関係を表わす比較出力が
入力されるものである。

以下第５図に示す実施例の動作を第６図に示す
タイムチヤートに基いて説明する。今時刻t₁にお
いて調光レベルが“７”であるとして、時刻t₂に
おいて調光レベル“８”の情報が取り込まれたと
すると、この時点で４ビツトコンパレータ１１の
Ａ入力とＢ入力との一致出力、すなわち“Ａ＝
Ｂ”出力はＬレベルとなり、このためクロツクパ
ルス発生回路９から出力されるクロツクパルスは
禁止回路１２を通過し、アツプダウンカウンタ１
０に入力される。一方４ビツトコンパレータ１１
のＡ入力とＢ入力との大小関係を表わす比較出
力、すなわち“Ａ＞Ｂ”出力はＨレベルとなり、
したがつてアツプダウンカウンタ１０はアツプカ
ウンタとして動作する。今アツプダウンカウンタ
１０の上位４ビツトには10進数の“７”を表わす
「0111」が出力されており、したがつて４ビツト
コンパレータ１１のＢ入力にはレベル“７”が入
力されているものである。クロツクパルス発生回
路９からアツプダウンカウンタ１０にクロツクパ
ルスが入力されると、アツプダウンカウンタ１０
の下位４ビツトQ₄，Q₃，Q₂，Q₁は順次第６図に
示すようにインクリメントされるものであり、時
刻t₃においてアツプダウンカウンタ１０の上位４
ビツトQ₈，Q₇，Q₆，Q₅は10進数“８”を表わす
「1000」となり、Ａ入力とＢ入力とが一致するか
ら比較出力、すなわち“Ａ＞Ｂ”出力はＬレベル
となり、また一致出力、すなわち“Ａ＝Ｂ”出力
はＨレベルとなり、したがつてクロツクパルス発
生回路９から出力されるクロツクパルスは禁止回
路１２により阻止されてアツプダウンカウンタ１
０は停止する。

次に第７図に示す実施例は時間軸変換回路６に
クロツクパルスを入力するクロツクパルス発生回
路８を50Hz用と60Hz用との２種類設けたものであ
り、ゼロクロス検出回路７から出力されるゼロク
ロス検出パルスに基いて電源周波数が50Hzである
か60Hzであるかを判定する電源周波数判定回路１
４の出力にて前記２種類のクロツクパルス発生回
路８ａ，８ｂを切換接続するものである。第８図
はクロツクパルス発生回路８ａ，８ｂおよびその
切換回路１５を示すものであり、同図に示すよう
に、インバータ２個を直列接続し、帰還用の抵抗
とコンデンサの時定数にて発振周波数を定めてい
るものである。また切換回路１５は２個のアンド
ゲートの一方の入力端子にクロツクパルスを入力
し、他方の入力端子には電源周波数判定回路１４
の判定出力またはその否定論理を入力し、両アン
ドゲートの出力の論理和を取ることにより、クロ
ツクパルスの周波数切換を行なつているものであ
る。

次に第９図は受信４ビツト検出回路５の具体的
な構造を示すものであり、伝送線１を介して直列
に送られてくる８ビツトの伝送データは８ビツト
のシフトレジスタ１６に取り込まれて並列データ
に変換される。このうち上位４ビツトは第２図に
示すようにアドレスデータADであり、下位４ビ
ツトは調光用の制御データCDである。上位４ビ
ツトのアドレスデータADはアドレス比較回路１
７によつてその受信機２に割り当てられたアドレ
スと比較されるものであり、１８はそのアドレス
設定スイツチである。次に下位４ビツトの制御デ
ータCDは制御データ用のラツチ回路１９に出力
されており、このラツチ回路１９はアンドゲート
２０の出力がＨレベルとなつたときにのみ前記制
御データCDを取り込んで受信４ビツト検出回路
５の出力としてラツチするものである。しかして
アンドゲート２０の一方の入力には第２図に示す
ような伝送データ両端の同期信号SDを検出する
伝送終了検出回路２１の出力が印加されており、
他方の入力にはアドレス比較回路１７の出力が印
加されており、したがつて制御データ用のラツチ
回路１９の出力はその受信機２が呼び出されて新
しい制御データCDが取り込まれたときにのみ新
しいデータに更新され、その他の場合には旧デー
タがそのまま維持されるものである。

次に第１０図はゼロクロス検出回路７と時間軸
変換回路６の詳細な構造を示すものである。まず
ゼロクロス検出回路７は商用電源２２をダイオー
ドブリツジDBにて全波整流し、全波整流された
脈流をブリーダ抵抗R₁，R₂にて分圧し、この分
圧された電圧をトランジスタT_rのベースに印加
することによりトランジスタTrを常時オンにし、
交流電源電圧がゼロボルトとなつたときにのみオ
フとなるように構成してあり、これによつてトラ
ンジスタT_rのコレクタ電圧は交流電源電圧のゼ
ロクロス点においてのみＨレベルとなり、したが
つてこれがゼロクロス検出パルスPZとして出力
されるようになつている。次に時間軸変換回路６
は８ビツトカウンタ２３と比較回路２４とから構
成されており、８ビツトカウンタ２３はゼロクロ
ス検出パルスPZの入力時にリセツトされ、クロ
ツクパルスが入力されるたびに順次インクリメン
トされて行くものである。８ビツトカウンタ２３
の各ビツトQ₁′，Q₂′…，Q₈′はそれぞれ排他的論
理和回路２５とアンド回路２６とから構成された
比較回路２４に入力されており、８ビツトアツプ
ダウンカウンタ１０の出力Q₁，Q₂，…，Q₈と比
較されて一致したときにはアンド回路２６の出力
がＨレベルとなつてこれがトライアツクＱのトリ
ガ信号出力となるものである。この際８ビツトア
ツプダウンカウンタ１０の出力はインバータ３０
により反転されているので、出力がすべて“１”
であれば、８ビツトカウンタ２３のリセツトと同
時にトリガパルスが出力され、したがつてトライ
アツクＱに制御された照明負荷４はこのときに最
も明るくなる。なお実際にはアンド回路２６の出
力はTTLレベルであるので大電力のトライアツ
クＱをトリガする場合には補助サイリスタ等を用
いてパルス増幅するものである。

さらに第１１図は電源周波数判定回路１４の具
体的な構造を示すものであり、ｍビツトカウンタ
２７はゼロクロス検出パルスPZによつてリセツ
トされ、クロツクパルス発生回路２８のクロツク
パルスを計数するものであり、リセツト動作後約
9msec経過後に最上位ビツトQ_nがＨレベルとな
るように構成されている。第１２図は同上のタイ
ムチヤートを示しており、同図ａは電源周波数が
50Hzの場合のゼロクロス検出パルスPZであり、
10msecの周期を有している。一方同図ｂは電源
周波数が60Hzの場合のゼロクロス検出パルスPZ
を示しており、約8.3msecの周期を有しているも
のである。したがつてｍビツトカウンタ２７の最
上位ビツトQmが同図ｃに示すようにゼロクロス
検出パルスPZの入力後、約9msec経過後にＨレ
ベルとなるものとすれば、Ｄフリツプフロツプ２
９の出力は電源周波数が50Hzの場合にはＨレベル
となるが、電源周波数が60Hzの場合にはＬレベル
となるものである。第１３図は50Hz用と60Hz用の
クロツクパルスの切換によるトライアツクＱの導
通角度の変化を示すものであり、同図ａは電源周
波数が60Hzの場合のトライアツクの導通角度を示
しており、クロツクパルスの切換を行なわないで
電源周波数を60Hzから50Hzに切り換えると、同図
ｂに示すように電源周期に対する導通角度の比率
が異なることとなり、60Hzの場合よりも明るくな
つてしまう。これに対して同図ｃは電源周波数を
60Hzから50Hzに切換えると同時にクロツクパルス
の周波数も5/6に減じて、その周期を長くしたも
のであり、このようにすれば電源周期に対する導
通角度の比率は同図ａに示す場合と同じになり、
照明負荷４の明るさが電源周波数によつて変化す
るようなことはなくなるものである。

本発明は以上のように構成されており、照明負
荷を調光制御する複数個の受信機と、各受信機に
アドレスデータと調光用の制御データとを送出す
る送信機と、送受信機を互いに連結する伝送線と
からなる伝送制御によるデジタル調光装置におい
て、各受信機の内部にアドレス比較回路と、自局
の制御データをラツチするラツチ回路と、制御デ
ータよりもビツト数の多いアツプダウンカウンタ
と、アツプダウンカウンタの上位ビツトとラツチ
回路の出力とを比較するコンパレータとを設け、
ラツチ回路から出力される調光用の制御データが
新しいデータに更新されるたびに、この制御デー
タよりもビツト数の多いアツプダウンカウンタを
順次インクリメントして擬次的に細かい調光レベ
ルを作り出すように構成したから、実際に伝送線
を介して受信機に伝送される調光用の制御データ
のビツト数が少なくても調光レベルを変えたとき
に照明負荷の明るさが急激に変化するようなこと
はなく、非常に滑らかに明るさが変化して行くと
いう利点があり、また伝送制御に用いる制御デー
タのビツト数は増加せしめる必要はないので、制
御データの伝送速度を高速化する必要はなく、し
たがつて制御データの伝送の信頼性を高く維持す
ることができるという利点があり、また伝送線か
ら信号を取り込む受信機の側の信号処理時間も充
分に長く取ることができるので、調光装置全体の
信頼性を高く維持することができるという利点が
ある。さらにまた本発明においては伝送線上の制
御データのビツト数は従来のものと変わりがない
ものであるから、調光レベルを変えたときに明る
さが急激に変化するような従来の調光用受信機を
同一の伝送線上に接続することもできるのであ
り、したがつて明るさを滑らかに変化させること
が必要な場合と、不必要な場合とに応じて調光用
受信機を選択することも可能となるものである。

なお本発明のように位相制御用のカウンタを電
源電圧のゼロクロス検出パルスによつてリセツト
し、このカウンタの値が所定の値までカウントア
ツプされた時点でサイリスタをトリガするような
調光装置においては、電源周波数が50Hzであるか
60Hzであるかによつて明るさが変化するものであ
るが、第６図の実施例に示すように50Hz用と60Hz
用のクロツクパルス発生回路を予め設けておき、
電源周波数判定回路の出力によつて両者を切り換
えて使用するようにしておけば、周波数の変化に
よつて照明負荷の明るさが変化するようなことは
なく、送信データ通りに明るさを制御することが
でき、したがつて現場で明るさを確認することが
できない伝送制御による遠隔調光制御においては
特に好都合なものである。

【図面の簡単な説明】

第１図は本発明の伝送制御によるデジタル調光
装置の全体構成を示すブロツク図、第２図は同上
の伝送データの一例を示す説明図、第３図は従来
の調光用受信機のブロツク図、第４図は同上の動
作説明図、第５図は本発明の伝送制御によるデジ
タル調光装置の一実施例のブロツク図、第６図は
同上の動作説明図、第７図は同上の他の実施例の
ブロツク図、第８図は同上の要部論理回路図、第
９図は同上の受信４ビツト検出回路のブロツク
図、第１０図は同上のゼロクロス検出回路と時間
軸変換回路のブロツク図、第１１図は電源周波数
判定回路のブロツク図、第１２図ａ〜ｃ及び第１
３図ａ〜ｃは同上の動作説明図である。 １は伝送線、２は受信機、３は送信機、４は照
明負荷、７はゼロクロス検出回路、８，９はクロ
ツクパルス発生回路、１０はアツプダウンカウン
タ、１１はコンパレータ、１２は禁止回路、１３
はアツプダウン動作切換回路、１７はアドレス比
較回路、１９はラツチ回路、２４は比較回路であ
る。

Claims (1)

1. 【特許請求の範囲】 １ 照明負荷を調光制御する複数個の受信機と、
   伝送線を介して各受信機にアドレスデータと調光
   用の制御データとを送出する送信機とを設け、前
   記各受信機の内部に、伝送線上のアドレスデータ
   と自局のアドレスデータとを比較するアドレス比
   較回路と、調光用の制御データをラツチするラツ
   チ回路と、ラツチ回路の出力を一方の比較入力と
   し、制御データよりもビツト数の多いアツプダウ
   ンカウンタの上位ビツトを他方の比較入力とする
   コンパレータと、コンパレータの両比較入力の大
   小を比較判定する比較出力に接続された前記アツ
   プダウンカウンタのアツプダウン動作切換回路
   と、コンパレータの両比較入力の一致を判定する
   一致出力に接続された禁止回路と、前記禁止回路
   を介してアツプダウンカウンタにクロツクパルス
   を供給する第１のクロツクパルス発生回路と、ア
   ツプダウンカウンタとビツト数が等しく、第２の
   クロツクパルス発生回路に接続された位相制御用
   カウンタと、位相制御用カウンタのリセツト端子
   に接続され、商用電源電圧のゼロクロス検出パル
   スを出力するゼロクロス検出回路と、位相制御用
   カウンタの出力とアツプダウンカウンタの出力と
   を比較する比較回路と、比較回路の出力に接続さ
   れ、照明負荷を位相制御する電力制御素子とを設
   けて成ることを特徴とする伝送制御によるデジタ
   ル調光装置。 ２ ゼロクロス検出回路の出力に接続され、商用
   電源の電源周波数を判定する電源周波数判定回路
   と、発振周波数比が５対６に設定された１組のク
   ロツクパルス発生回路と、50Hzおよび60Hzのそれ
   ぞれの電源周波数に応じて両クロツクパルス発生
   回路の出力を位相制御用カウンタのクロツク入力
   端子に切換接続する切換回路とを有することを特
   徴とする特許請求の範囲第１項記載の伝送制御に
   よるデジタル調光装置。