JPS6338145B2 - - Google Patents
Info
- Publication number
- JPS6338145B2 JPS6338145B2 JP56050839A JP5083981A JPS6338145B2 JP S6338145 B2 JPS6338145 B2 JP S6338145B2 JP 56050839 A JP56050839 A JP 56050839A JP 5083981 A JP5083981 A JP 5083981A JP S6338145 B2 JPS6338145 B2 JP S6338145B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- input
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 13
- 230000001934 delay Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 10
- 230000003111 delayed effect Effects 0.000 description 8
- 230000010363 phase shift Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 4
- 230000027311 M phase Effects 0.000 description 3
- 230000008929 regeneration Effects 0.000 description 3
- 238000011069 regeneration method Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000001427 coherent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
- H04L27/2331—Demodulator circuits; Receiver circuits using non-coherent demodulation wherein the received signal is demodulated using one or more delayed versions of itself
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Radio Relay Systems (AREA)
Description
【発明の詳細な説明】
本発明は多重アクセス時分割多重通信方式
（TDMA方式）に関する。特に、プリアンブルワ
ード付バースト位相変調波を遅延検波する際に、
各バースト間の入力搬送周波数ずれに依る復調歪
を自動的に補償する回路に関するものである。
（TDMA方式）に関する。特に、プリアンブルワ
ード付バースト位相変調波を遅延検波する際に、
各バースト間の入力搬送周波数ずれに依る復調歪
を自動的に補償する回路に関するものである。
一つの基準局または親局と、多数の地上局また
は子局間との通信を行う衛生通信あるいは多方向
多重通信システムでは、親局にて各子局間の信号
を時分割多重（TDM）して送信し、各子局はそ
の中から自局あての信号を取り出す。逆に各子局
は自局に割当られた時間幅の間に要求により親局
に情報をバースト状に送出することになる。各子
局の送信する搬送波周波数には当然ずれがあり、
親局では各子局が別個に送信する搬送周波数のず
れたバースト状信号を復調しなければならない。
は子局間との通信を行う衛生通信あるいは多方向
多重通信システムでは、親局にて各子局間の信号
を時分割多重（TDM）して送信し、各子局はそ
の中から自局あての信号を取り出す。逆に各子局
は自局に割当られた時間幅の間に要求により親局
に情報をバースト状に送出することになる。各子
局の送信する搬送波周波数には当然ずれがあり、
親局では各子局が別個に送信する搬送周波数のず
れたバースト状信号を復調しなければならない。
このような通信回線では、位相変調（PSK）
が用いられることが多いが、これは搬送波に情報
を乗せる変調方式であるため、搬送周波数ずれは
復調信号の歪となつて現われ復調器の誤り率特性
に重大な影響を与えることになる。これらの周波
数ずれを自動的に補償する復調方式として、受信
側で搬送波再生を行つて入力波との位相検出を行
い、その出力で位相同期発振器を働かせ、入力周
波数に自動的に追随させるように構成された位相
同期ループをもつ同期検波方式が知られている。
この方式ではバーストの入力位相条件が各バース
トにより異なるため、応答が直ちに追随できない
ことがあり、これを防止するために、信号のはじ
めに位相同期用のいわゆるプリアンブルワードが
付加される。プリアンブルワードは情報を含まな
いので伝送効率が劣化する。また入力プリアンブ
ルはタンク、リミツター回路を通して再生される
ので、搬送波再生のために回路規模が増大する。
が用いられることが多いが、これは搬送波に情報
を乗せる変調方式であるため、搬送周波数ずれは
復調信号の歪となつて現われ復調器の誤り率特性
に重大な影響を与えることになる。これらの周波
数ずれを自動的に補償する復調方式として、受信
側で搬送波再生を行つて入力波との位相検出を行
い、その出力で位相同期発振器を働かせ、入力周
波数に自動的に追随させるように構成された位相
同期ループをもつ同期検波方式が知られている。
この方式ではバーストの入力位相条件が各バース
トにより異なるため、応答が直ちに追随できない
ことがあり、これを防止するために、信号のはじ
めに位相同期用のいわゆるプリアンブルワードが
付加される。プリアンブルワードは情報を含まな
いので伝送効率が劣化する。また入力プリアンブ
ルはタンク、リミツター回路を通して再生される
ので、搬送波再生のために回路規模が増大する。
このような同期検波方式に比べ、遅延検波方式
は入力信号対雑音比と誤り率の関係は劣化する
が、搬送波再生が不要であるので回路規模が小さ
くて済み、応答速度を考慮する必要がない特長が
ある一方に、搬送周波数のずれは位相検波用の遅
延ローカル信号の位相ずれとなり、復調出力の歪
となり誤り率特性に重大な影響が生じる欠点があ
る。
は入力信号対雑音比と誤り率の関係は劣化する
が、搬送波再生が不要であるので回路規模が小さ
くて済み、応答速度を考慮する必要がない特長が
ある一方に、搬送周波数のずれは位相検波用の遅
延ローカル信号の位相ずれとなり、復調出力の歪
となり誤り率特性に重大な影響が生じる欠点があ
る。
本発明は、バースト状入力位相変調波を遅延検
波する際に、上述のような搬送波周波数ずれによ
る復調歪を補償する遅延検波回路を提供すること
を目的とする。
波する際に、上述のような搬送波周波数ずれによ
る復調歪を補償する遅延検波回路を提供すること
を目的とする。
本発明は、各バーストの先頭に位相検出用プリ
アンブルワードを付加し、その時間内に位相検出
および補償を行い、それをバーストの持続時間だ
け保持して本信号の復調を誤りなく行なわせるこ
とを特徴とする。
アンブルワードを付加し、その時間内に位相検出
および補償を行い、それをバーストの持続時間だ
け保持して本信号の復調を誤りなく行なわせるこ
とを特徴とする。
すなわち本発明は、デイジタル位相変調された
バースト状の受信信号を一方の入力とする第一の
位相比較器と、前記入力位相変調波をπ／２だけ
位相推移させた信号を一方の入力とする第二の位
相比較器と、前記受信信号を１ビツト間隔だけ遅
延させる遅延回路と、この遅延回路の出力を入力
とし前記第一および第二の位相比較器の各他方の
入力に出力を与える可変移相器と、前記第二の位
相比較器から得られる位相差出力を前記第一の位
相比較器から得られる位相差出力により逆変調す
る変調器と、この変調器の出力をサンプル保持し
前記可変移相器に制御信号として与えるサンプル
保持回路とを備え、このサンプル保持回路は、前
記受信信号のバーストの先頭に配置されたプリア
ンブルワードの時間内でこのサンプル保持回路の
入力信号の値をサンプル保持しそのバースト期間
にわたり前記可変移相器をこの値により制御する
構成であることを特徴とする。
バースト状の受信信号を一方の入力とする第一の
位相比較器と、前記入力位相変調波をπ／２だけ
位相推移させた信号を一方の入力とする第二の位
相比較器と、前記受信信号を１ビツト間隔だけ遅
延させる遅延回路と、この遅延回路の出力を入力
とし前記第一および第二の位相比較器の各他方の
入力に出力を与える可変移相器と、前記第二の位
相比較器から得られる位相差出力を前記第一の位
相比較器から得られる位相差出力により逆変調す
る変調器と、この変調器の出力をサンプル保持し
前記可変移相器に制御信号として与えるサンプル
保持回路とを備え、このサンプル保持回路は、前
記受信信号のバーストの先頭に配置されたプリア
ンブルワードの時間内でこのサンプル保持回路の
入力信号の値をサンプル保持しそのバースト期間
にわたり前記可変移相器をこの値により制御する
構成であることを特徴とする。
本発明の方式では、受信信号の変調相数をＮと
するとき、プリアンブルワードには、クロツク再
生用にＭ相の位相変調がかけられている。ただ
し、 ２≦Ｍ≦Ｎ である。
するとき、プリアンブルワードには、クロツク再
生用にＭ相の位相変調がかけられている。ただ
し、 ２≦Ｍ≦Ｎ である。
以下図面を用いて詳しく説明する。
第１図は従来例の遅延検波回路ブロツク構成図
である。入力バースト受信信号１は、遅延回路１
０１により１ビツド分の時間だけ遅延され、遅延
ローカル信号２となり、位相比較器１０２にて復
調される。その出力に得られる復調信号３は、復
号器１０３で復号されて受信出力となる。各信号
を復素表示すると、 入力受信波１； ｒ（ｔ）＝ej〓ct+j〓(t) 遅延ローカル信号２； ｌ（ｔ）＝〔ej〓c(t-T)+j〓(t-T)〕* 復調信号３； ｓ（ｔ）＝ｒ（ｔ）・ｌ（ｔ）＝ej〔〓cT+〓〓〕
………(1) となる。但し、 ωc；搬送角周波数、〔 〕*；複素共役、 θ（ｔ）；変調位相信号、Ｔ；シンボル間隔、 Δθ＝θ（ｔ）−θ（ｔ−Ｔ） である。例えば、２相変調のとき、サンプル点で θ（ｔ）＝０またはπ である。従つて Δθ（ｔ）＝０またはπ であるから ωcＴ＝2πn ｎ；整数 ………(2) と選べば、 ｓ（ｔ）＝±１ となり、送信側で、入力信号 ai＝０または１ に対して θ（ｔ）＝０またはπ と対応させ、和分操作 Si＝Si-1ai ………(3) ：２を法とする加算 を行つておけば、 Δθi＝θi−θi-1⇔ai＝SiSi-1 ；２を法とする減算 なる対応で、送信符号aiが復号される。同様に、
Ｎ相に対しては と選べば、 なる直交復調により、復調できることが示され
る。
である。入力バースト受信信号１は、遅延回路１
０１により１ビツド分の時間だけ遅延され、遅延
ローカル信号２となり、位相比較器１０２にて復
調される。その出力に得られる復調信号３は、復
号器１０３で復号されて受信出力となる。各信号
を復素表示すると、 入力受信波１； ｒ（ｔ）＝ej〓ct+j〓(t) 遅延ローカル信号２； ｌ（ｔ）＝〔ej〓c(t-T)+j〓(t-T)〕* 復調信号３； ｓ（ｔ）＝ｒ（ｔ）・ｌ（ｔ）＝ej〔〓cT+〓〓〕
………(1) となる。但し、 ωc；搬送角周波数、〔 〕*；複素共役、 θ（ｔ）；変調位相信号、Ｔ；シンボル間隔、 Δθ＝θ（ｔ）−θ（ｔ−Ｔ） である。例えば、２相変調のとき、サンプル点で θ（ｔ）＝０またはπ である。従つて Δθ（ｔ）＝０またはπ であるから ωcＴ＝2πn ｎ；整数 ………(2) と選べば、 ｓ（ｔ）＝±１ となり、送信側で、入力信号 ai＝０または１ に対して θ（ｔ）＝０またはπ と対応させ、和分操作 Si＝Si-1ai ………(3) ：２を法とする加算 を行つておけば、 Δθi＝θi−θi-1⇔ai＝SiSi-1 ；２を法とする減算 なる対応で、送信符号aiが復号される。同様に、
Ｎ相に対しては と選べば、 なる直交復調により、復調できることが示され
る。
さて、この遅延検波では搬送波の周波数がΔωc
だけずれたとき、これは初期位相設定ωcＴに対
してΔωcＴだけ位相ずれとして表わされ、例えば
２相のとき復調信号は位相ずれ０のときの ｓ（ｔ）＝±１ に対し、 ｓ（ｔ）＝±cos（ΔωcＴ） だけ復調振幅が減少し、耐雑音特性すなわち誤り
率特性が劣化することになる。
だけずれたとき、これは初期位相設定ωcＴに対
してΔωcＴだけ位相ずれとして表わされ、例えば
２相のとき復調信号は位相ずれ０のときの ｓ（ｔ）＝±１ に対し、 ｓ（ｔ）＝±cos（ΔωcＴ） だけ復調振幅が減少し、耐雑音特性すなわち誤り
率特性が劣化することになる。
第２図は本発明第一実施例回路の構成図であ
る。この回路を第１図に示す従来例回路と比べる
と、１ビツトの遅延回路１０１の出力を位相比較
器１０２に供給する通路に、可変移相器１０５が
挿入され、通信信号のバースト毎にこの可変移相
器１０５の移相量が制御されるように構成された
ところに特徴がある。この可変移相器１０５を制
御するために次の回路が設けられる。すなわち、
別の位相比較器１０２′を設け、この一方の入力
には位相比較器１０２と共通に可変移相器１０５
の出力を与え、この他方の入力には、π／２移相
器１０４を介して、位相変調入力信号をπ／２だ
け移相した信号を与える。この位相比較器１０
２′の出力は、変調器１０７に与え、位相比較器
１０２の出力により逆変調する。この変調器１０
７の出力は、サンプル保持回路１０６で保持され
て、可変移相器１０５に与えられる。
る。この回路を第１図に示す従来例回路と比べる
と、１ビツトの遅延回路１０１の出力を位相比較
器１０２に供給する通路に、可変移相器１０５が
挿入され、通信信号のバースト毎にこの可変移相
器１０５の移相量が制御されるように構成された
ところに特徴がある。この可変移相器１０５を制
御するために次の回路が設けられる。すなわち、
別の位相比較器１０２′を設け、この一方の入力
には位相比較器１０２と共通に可変移相器１０５
の出力を与え、この他方の入力には、π／２移相
器１０４を介して、位相変調入力信号をπ／２だ
け移相した信号を与える。この位相比較器１０
２′の出力は、変調器１０７に与え、位相比較器
１０２の出力により逆変調する。この変調器１０
７の出力は、サンプル保持回路１０６で保持され
て、可変移相器１０５に与えられる。
ここで、サンプル保持回路１０６には、入力信
号のバースト先頭部分に付加されたプリアンブル
ワードの時間内に、信号８が与えられて、このと
きの変調器１０７の出力をサンプル保持し、この
値をそのバーストが持続する時間だけ可変移相器
１０５に制御信号として与える。
号のバースト先頭部分に付加されたプリアンブル
ワードの時間内に、信号８が与えられて、このと
きの変調器１０７の出力をサンプル保持し、この
値をそのバーストが持続する時間だけ可変移相器
１０５に制御信号として与える。
前述のように、プリアンブルワードは、固定パ
ターンによりＭ相（２≦Ｍ≦Ｎ）の位相変調が施
されている。いま２相の場合を例にとつて Ｍ＝Ｎ＝２ とすると、位相比較器１０２の出力信号３は、 cos（０＋ΔωcＴ）＝＋cos（Δφ） または cos（π＋ΔωcＴ）＝−cos（Δφ） となり、位相比較器１０２′の出力信号６は、 sin（０＋ΔωcＴ）＝＋sin（Δφ） または sin（π＋ΔωcＴ）＝−sin（Δφ） となる。従つて変調器１０７で、出力信号３の正
負に対応して出力信号６の極性を切替える逆変調
操作を行うと、出力信号９は第３図に一点鎖線で
示す曲線９のような信号となる。この信号９によ
り可変移相器１０５を制御すれば Δφ＝０ になるようにループ制御を行うことができる。
ターンによりＭ相（２≦Ｍ≦Ｎ）の位相変調が施
されている。いま２相の場合を例にとつて Ｍ＝Ｎ＝２ とすると、位相比較器１０２の出力信号３は、 cos（０＋ΔωcＴ）＝＋cos（Δφ） または cos（π＋ΔωcＴ）＝−cos（Δφ） となり、位相比較器１０２′の出力信号６は、 sin（０＋ΔωcＴ）＝＋sin（Δφ） または sin（π＋ΔωcＴ）＝−sin（Δφ） となる。従つて変調器１０７で、出力信号３の正
負に対応して出力信号６の極性を切替える逆変調
操作を行うと、出力信号９は第３図に一点鎖線で
示す曲線９のような信号となる。この信号９によ
り可変移相器１０５を制御すれば Δφ＝０ になるようにループ制御を行うことができる。
プリアンブルワードの時間内にこの信号９をサ
ンプル保持し、これをそのバースト信号が持続す
る時間にわたり可変移相器１０５の制御信号とす
ることにより、信号の位相ずれが圧縮される。次
のバースト信号でこのサンプル保持をし直せば、
バースト信号毎に搬送波周波数が異なつていて
も、これが復調された信号に影響を与えないよう
にすることができる。
ンプル保持し、これをそのバースト信号が持続す
る時間にわたり可変移相器１０５の制御信号とす
ることにより、信号の位相ずれが圧縮される。次
のバースト信号でこのサンプル保持をし直せば、
バースト信号毎に搬送波周波数が異なつていて
も、これが復調された信号に影響を与えないよう
にすることができる。
上記例は２相の場合であるが、一般に４相以上
の位相変調信号の復調回路には、π／２移相器１
０４、位相比較器１０２′は含まれているので、
本発明を実施するために追加する回路は、僅かで
あり、経済的に構成することができる。
の位相変調信号の復調回路には、π／２移相器１
０４、位相比較器１０２′は含まれているので、
本発明を実施するために追加する回路は、僅かで
あり、経済的に構成することができる。
次に４相位相変調波の回路について説明する。
第４図は本発明第二実施例回路の構成図であ
る。この例では、変調器１０７に与える信号を位
相比較器１０２と１０２′の出力信号の差を演算
する減算器１０８から与え、逆変調を行うために
変調器１０７に与える信号を位相比較器１０２と
１０２′の出力信号の和を演算する加算器１０９
から得るようにしたものである。その他の構成お
よび動作は、前述の第一実施例と同様である。
る。この例では、変調器１０７に与える信号を位
相比較器１０２と１０２′の出力信号の差を演算
する減算器１０８から与え、逆変調を行うために
変調器１０７に与える信号を位相比較器１０２と
１０２′の出力信号の和を演算する加算器１０９
から得るようにしたものである。その他の構成お
よび動作は、前述の第一実施例と同様である。
第５図はこの第二実施例の動作波形図である。
第５図の曲線３〜１１は、それぞれ第４図の対応
する符号の信号線の波形図である。この例は、位
相変調信号が４相であつて、プリアンブルワード
が２相変調されている場合を示す。
第５図の曲線３〜１１は、それぞれ第４図の対応
する符号の信号線の波形図である。この例は、位
相変調信号が４相であつて、プリアンブルワード
が２相変調されている場合を示す。
この第二実施例の構成によつても
Δφ＝０
となるように制御ループを作ることができる。す
なわち、可変移相器１０５の制御電圧として、 ｖ＝sinΔφ に比例する出力を送出すれば、(5)式から sinΔφ＝−s1（ｔ）β＋s2（ｔ）α ＝s1（ｔ）・sinΔθ＋s2（ｔ）・cosΔθ ……(6) cosΔφ＝＋s1（ｔ）α＋s2（ｔ）β ＝s1（ｔ）cosΔθ＋s2（ｔ）sinΔθ ……(7) となり、復調信号sinΔθ、cosΔθにより、(6)式の
演算を行えばよいことがわかる。前述の例では Δθ＝π／４、３／４π として、 となり、 s1（ｔ）＋s2（ｔ） の正負に従つて −s1（ｔ）＋s2（ｔ） の極性を切替えればよいことがわかる。
なわち、可変移相器１０５の制御電圧として、 ｖ＝sinΔφ に比例する出力を送出すれば、(5)式から sinΔφ＝−s1（ｔ）β＋s2（ｔ）α ＝s1（ｔ）・sinΔθ＋s2（ｔ）・cosΔθ ……(6) cosΔφ＝＋s1（ｔ）α＋s2（ｔ）β ＝s1（ｔ）cosΔθ＋s2（ｔ）sinΔθ ……(7) となり、復調信号sinΔθ、cosΔθにより、(6)式の
演算を行えばよいことがわかる。前述の例では Δθ＝π／４、３／４π として、 となり、 s1（ｔ）＋s2（ｔ） の正負に従つて −s1（ｔ）＋s2（ｔ） の極性を切替えればよいことがわかる。
一般に、Ｎ相位相変調信号のプリアンブルワー
ドがＭ相変調であるときには、変調器１０７でＭ
相ベースバンドの逆変調を行えばよい。
ドがＭ相変調であるときには、変調器１０７でＭ
相ベースバンドの逆変調を行えばよい。
以上述べたように本発明によれば、復調器の一
部で位相ずれを検出して、これにより遅延ローカ
ル信号の位相を可変制御する構成によつて、バー
スト毎の搬送波周波数のずれを自動的に補償する
ことができる。本発明を実施することにより追加
される回路は僅かであり、極めて経済的に構成す
ることができる。
部で位相ずれを検出して、これにより遅延ローカ
ル信号の位相を可変制御する構成によつて、バー
スト毎の搬送波周波数のずれを自動的に補償する
ことができる。本発明を実施することにより追加
される回路は僅かであり、極めて経済的に構成す
ることができる。
第１図は従来例回路の構成図。第２図は本発明
第一実施例回路の構成図。第３図はその動作波形
図。第４図は本発明第二実施例回路の構成図。第
５図はその動作波形図。 １０１……遅延回路、１０２，１０２′……位
相比較器、１０３，１０３′……復号器、１０４
……π／２移相器、１０５……可変移相器、１０
６……サンプル保持回路、１０７……変調器、１
０８……減算器、１０９……加算器。
第一実施例回路の構成図。第３図はその動作波形
図。第４図は本発明第二実施例回路の構成図。第
５図はその動作波形図。 １０１……遅延回路、１０２，１０２′……位
相比較器、１０３，１０３′……復号器、１０４
……π／２移相器、１０５……可変移相器、１０
６……サンプル保持回路、１０７……変調器、１
０８……減算器、１０９……加算器。
Claims (1)
- 【特許請求の範囲】 １ デイジタル位相変調されたバースト状の受信
信号を一方の入力とする第一の位相比較器１０２
と、 前記入力位相変調波をπ／２だけ位相推移させ
た信号を一方の入力とする第二の位相比較器１０
２′と、 前記受信信号を１ビツト間隔だけ遅延させる遅
延回路１０１と、 この遅延回路の出力を入力とし前記第一および
第二の位相比較器の各他方の入力に出力を与える
可変移相器１０５と、 前記第二の位相比較器から得られる位相差出力
を前記第一の位相比較器から得られる位相差出力
により逆変調する変調器１０７と、 この変調器の出力をサンプル保持し前記可変移
相器に制御信号として与えるサンプル保持回路１
０６とを備え、 このサンプル保持回路は、前記受信信号のバー
ストの先頭に配置されたプリアンブルワードの時
間内でこのサンプル保持回路の入力信号の値をサ
ンプル保持しそのバースト期間にわたり前記可変
移相器をこの値により制御する構成であることを
特徴とする遅延検波回路。 ２ 逆変調する変調器の相数がプリアンブルワー
ドの変調相数に等しい特許請求の範囲第１項に記
載の遅延検波回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56050839A JPS57166761A (en) | 1981-04-03 | 1981-04-03 | Delay detecting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56050839A JPS57166761A (en) | 1981-04-03 | 1981-04-03 | Delay detecting circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57166761A JPS57166761A (en) | 1982-10-14 |
| JPS6338145B2 true JPS6338145B2 (ja) | 1988-07-28 |
Family
ID=12869904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56050839A Granted JPS57166761A (en) | 1981-04-03 | 1981-04-03 | Delay detecting circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57166761A (ja) |
-
1981
- 1981-04-03 JP JP56050839A patent/JPS57166761A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57166761A (en) | 1982-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4583048A (en) | MSK digital demodulator for burst communications | |
| CA2025232C (en) | Carrier recovery system | |
| US5490176A (en) | Detecting false-locking and coherent digital demodulation using the same | |
| US3689841A (en) | Communication system for eliminating time delay effects when used in a multipath transmission medium | |
| EP0706273B1 (en) | Method of and apparatus for demodulating a signal conveyed by multiple carriers | |
| EP0639914B1 (en) | MSK phase acquisition and tracking method | |
| EP0772330A2 (en) | Receiver and method for receiving OFDM signals | |
| JPH0552101B2 (ja) | ||
| USRE43224E1 (en) | Data aided symbol timing system for precoded continuous phase modulated signals | |
| EP0400782B1 (en) | Offset correction | |
| JPH0951296A (ja) | 交差偏波間補償方法及び交差偏波間補償装置 | |
| JPS63234759A (ja) | 搬送波再生装置 | |
| US4472817A (en) | Non-PLL concurrent carrier clock synchronization | |
| EP0373405B1 (en) | Automatic frequency control in the presence of data | |
| AU678950B2 (en) | Digital demodulator | |
| US5596608A (en) | Fading distortion compensation method and circuit | |
| HK1000408B (en) | Automatic frequency control in the presence of data | |
| EP0486839B1 (en) | Quasi-coherent MPSK demodulator | |
| US6771713B1 (en) | Data aided carrier phase tracking system for precoded continuous phase modulated signals | |
| JPS6338143B2 (ja) | ||
| JPS6362931B2 (ja) | ||
| JPS6338144B2 (ja) | ||
| KR0145543B1 (ko) | 주파수 오차 보상 기능을 갖는 위상변조신호 검파기 | |
| JP3086144B2 (ja) | バースト復調器 | |
| JPH07235956A (ja) | バースト信号復調回路 |