JPS6338927B2 - - Google Patents
Info
- Publication number
- JPS6338927B2 JPS6338927B2 JP55013567A JP1356780A JPS6338927B2 JP S6338927 B2 JPS6338927 B2 JP S6338927B2 JP 55013567 A JP55013567 A JP 55013567A JP 1356780 A JP1356780 A JP 1356780A JP S6338927 B2 JPS6338927 B2 JP S6338927B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- power supply
- circuit
- pulsed current
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Graft Or Block Polymers (AREA)
- Protection Of Static Devices (AREA)
Description
【発明の詳細な説明】
本発明は電源保護装置に係り、特に感熱記録装
置やパルスモーター等の電源のようなパルス的電
流を負荷とする電源に好適な電源保護装置に関す
る。
置やパルスモーター等の電源のようなパルス的電
流を負荷とする電源に好適な電源保護装置に関す
る。
一般に電源の保護方式としては、電流制限型と
呼ばれるものがよく知られている。これは電源の
出力電流を検出して、その最大値を制限する方式
であり、瞬間的な定格を越える大電流によつて、
電源構成要素である電源パワートランジスタ等が
破壊される事を防止する面では優れているが、出
力電流制限点より低い電流が長時間連続する事に
よつて、電源構成要素である電源トランスや電源
パワートランジスタ等が異常に発熱して破損する
事を防止できないという欠点がある。特に感熱記
録装置やパルスモーター等のようなパルス的電流
が流れる負荷に給電する電源においては、電流制
限型の電源保護方式だけでは、電源構成要素の電
源トランスや電源パワートランジスタ等をピーク
電流に見合つて選定せねばならず、電源の小型化
及び十分な信頼性を得る事は不可能である。
呼ばれるものがよく知られている。これは電源の
出力電流を検出して、その最大値を制限する方式
であり、瞬間的な定格を越える大電流によつて、
電源構成要素である電源パワートランジスタ等が
破壊される事を防止する面では優れているが、出
力電流制限点より低い電流が長時間連続する事に
よつて、電源構成要素である電源トランスや電源
パワートランジスタ等が異常に発熱して破損する
事を防止できないという欠点がある。特に感熱記
録装置やパルスモーター等のようなパルス的電流
が流れる負荷に給電する電源においては、電流制
限型の電源保護方式だけでは、電源構成要素の電
源トランスや電源パワートランジスタ等をピーク
電流に見合つて選定せねばならず、電源の小型化
及び十分な信頼性を得る事は不可能である。
例えば感熱記録装置では、感熱記録紙に十分な
記録濃度を与えるために、感熱記録ヘツドに多数
形成される発熱抵抗体に１素子当り100mA程度
の記録電流を数ｍ sec周期でパルス的に供給せ
ねばならない。しかし例えば、装置の故障等によ
り、異常に長い時間間隔の電流パルスが長時間連
続するような場合には、記録電源の負担も大き
く、記録電源構成要素の電源トランスや電源パワ
ートランジスタ等の発熱も多大になり、この種の
異常時にも十分耐え得る為には、電源が大型化
し、かつ高価格化する。
記録濃度を与えるために、感熱記録ヘツドに多数
形成される発熱抵抗体に１素子当り100mA程度
の記録電流を数ｍ sec周期でパルス的に供給せ
ねばならない。しかし例えば、装置の故障等によ
り、異常に長い時間間隔の電流パルスが長時間連
続するような場合には、記録電源の負担も大き
く、記録電源構成要素の電源トランスや電源パワ
ートランジスタ等の発熱も多大になり、この種の
異常時にも十分耐え得る為には、電源が大型化
し、かつ高価格化する。
このような問題を解決する為に、電流制限方式
と、温度検知方式を併用する方法が従来最も一般
的に行なわれている。これは正常時には、パルス
的な出力の時間積分電力に対して適当な余裕を持
つ記録電源を構成し、瞬間的な、定格を越える電
流に対しては、電流制限型回路で保護し、その他
の異常時を、記録電源構成要素の異常温度上昇に
より検出して、記録電源の出力を制限する方法で
ある。しかし温度検知による方法は、温度被検出
要素から温度検出素子までの熱伝達時間のため
に、異常発生から記録電源構成要素の異常温度上
昇検知までの異常検知遅れ時間があり、この遅れ
時間の間に、記録電源構成要素が損傷することを
防止できない。
と、温度検知方式を併用する方法が従来最も一般
的に行なわれている。これは正常時には、パルス
的な出力の時間積分電力に対して適当な余裕を持
つ記録電源を構成し、瞬間的な、定格を越える電
流に対しては、電流制限型回路で保護し、その他
の異常時を、記録電源構成要素の異常温度上昇に
より検出して、記録電源の出力を制限する方法で
ある。しかし温度検知による方法は、温度被検出
要素から温度検出素子までの熱伝達時間のため
に、異常発生から記録電源構成要素の異常温度上
昇検知までの異常検知遅れ時間があり、この遅れ
時間の間に、記録電源構成要素が損傷することを
防止できない。
結局、温度検知方式は、電源の負荷の異常が原
因となつてひき起こされた電源構成要素の異常を
検知するものであり、保護機能の信頼性が低いと
いう欠点を有している。
因となつてひき起こされた電源構成要素の異常を
検知するものであり、保護機能の信頼性が低いと
いう欠点を有している。
本発明の目的は、パルス的電流を負荷とする電
源において、上記した従来技術の欠点をなくし、
電源の小型化及び低価格化を実現し、かつ十分な
信頼性のある電源保護装置を提供するにある。
源において、上記した従来技術の欠点をなくし、
電源の小型化及び低価格化を実現し、かつ十分な
信頼性のある電源保護装置を提供するにある。
上記の目的を達成するために、本発明において
は、出力電流検出回路と、該回路により検出され
た出力電流パルスの時間幅が通常のパルス時間幅
を越えたか否かを検出するタイマー回路とを設
け、このタイマー回路によつて出力電流パルスの
時間幅に異常がある場合には電源の停止或は出力
電流の制限をするように構成したことを特徴とし
ている。
は、出力電流検出回路と、該回路により検出され
た出力電流パルスの時間幅が通常のパルス時間幅
を越えたか否かを検出するタイマー回路とを設
け、このタイマー回路によつて出力電流パルスの
時間幅に異常がある場合には電源の停止或は出力
電流の制限をするように構成したことを特徴とし
ている。
以下、本発明の実施例を図面によつて説明す
る。第１図は、本発明の基本的構成を示すブロツ
ク図である。電源１の出力は電流検出回路２を通
つて負荷３へ給電される。電流検出回路２から出
力電流信号f0が出力されると、タイマー回路４に
おいてそのパルス時間幅の異常が検知される。そ
して異常検知信号f1或はf2はゲート回路５を駆動
して電源停止信号f4を電源へ出力して電源を停止
するか、或は出力電流制限信号f3を負荷３へ出力
し、電源１の出力を制限する。
る。第１図は、本発明の基本的構成を示すブロツ
ク図である。電源１の出力は電流検出回路２を通
つて負荷３へ給電される。電流検出回路２から出
力電流信号f0が出力されると、タイマー回路４に
おいてそのパルス時間幅の異常が検知される。そ
して異常検知信号f1或はf2はゲート回路５を駆動
して電源停止信号f4を電源へ出力して電源を停止
するか、或は出力電流制限信号f3を負荷３へ出力
し、電源１の出力を制限する。
第２図に第１図の回路の動作タイムチヤートを
示す。電流検出信号f0のパルス幅は正常な場合T0
であり、これがタイマー回路４で作られるパルス
時間幅T1を越えると、タイマー回路は異常検知
信号f1を出力し、この信号f1によつてゲート回路
５は時間幅T3の間、出力電流制限信号f3を低レベ
ルにして負荷３の電流を制限する。この制限によ
つて出力電流信号f0は低レベルになり、異常検知
信号f1は正常レベルに戻るので、その間の異常検
知信号f1の出力電流制限手順時間幅T4は、ゲート
素子による遅れ時間のみによつて決まる。
示す。電流検出信号f0のパルス幅は正常な場合T0
であり、これがタイマー回路４で作られるパルス
時間幅T1を越えると、タイマー回路は異常検知
信号f1を出力し、この信号f1によつてゲート回路
５は時間幅T3の間、出力電流制限信号f3を低レベ
ルにして負荷３の電流を制限する。この制限によ
つて出力電流信号f0は低レベルになり、異常検知
信号f1は正常レベルに戻るので、その間の異常検
知信号f1の出力電流制限手順時間幅T4は、ゲート
素子による遅れ時間のみによつて決まる。
又、出力電流制限信号f3によつて負荷を制御す
ることができないような異常が発生した場合、出
力電流信号f0がタイマー回路４で作られるパルス
時間幅T2を越えると、タイマー回路４は電源停
止信号f2を出力し、ゲート回路５はこれを受けて
電源停止信号f4によつて電源１を停止する。
ることができないような異常が発生した場合、出
力電流信号f0がタイマー回路４で作られるパルス
時間幅T2を越えると、タイマー回路４は電源停
止信号f2を出力し、ゲート回路５はこれを受けて
電源停止信号f4によつて電源１を停止する。
次に本発明の一実施例を説明する。第３図は、
第２図における出力電流信号f0のパルス時間幅T2
を検知して、電源１を停止する場合の実施例を示
す図である。電源トランス７によつて変換された
電力は、電源制御回路６によつて制御される電源
パワー制御素子８によつて安定化され、負荷３に
供給される。
第２図における出力電流信号f0のパルス時間幅T2
を検知して、電源１を停止する場合の実施例を示
す図である。電源トランス７によつて変換された
電力は、電源制御回路６によつて制御される電源
パワー制御素子８によつて安定化され、負荷３に
供給される。
抵抗９による電流検出素子の両端の電圧は、汎
用演算増幅器１４及び１７によつて検出増幅さ
れ、出力電流信号f0となつて次段のタイマー回路
１８、例えばシグネテイクス社のタイマー
ICNE555に入力される。コンデンサ２３は、そ
の容量と抵抗値とで決まる時定数により充電され
る。コンデンサ２３の両端の電圧が、タイマー回
路１８内蔵のコンパレータのスレツシユホールド
電圧に達すると、タイマー回路１８のf2は低レベ
ルになる。こうして異常なパルス時間幅が検出さ
れると、異常検知信号f2は、第２図に示すよう
に、低レベルとなり、次段のゲート回路のトラン
ジスタ２５、ドリガー制御素子２９及びトランジ
スタ３１が順次ONすることによつて、電源制御
回路６の出力制御端子が低レベルになり、電源の
出力が停止する。
用演算増幅器１４及び１７によつて検出増幅さ
れ、出力電流信号f0となつて次段のタイマー回路
１８、例えばシグネテイクス社のタイマー
ICNE555に入力される。コンデンサ２３は、そ
の容量と抵抗値とで決まる時定数により充電され
る。コンデンサ２３の両端の電圧が、タイマー回
路１８内蔵のコンパレータのスレツシユホールド
電圧に達すると、タイマー回路１８のf2は低レベ
ルになる。こうして異常なパルス時間幅が検出さ
れると、異常検知信号f2は、第２図に示すよう
に、低レベルとなり、次段のゲート回路のトラン
ジスタ２５、ドリガー制御素子２９及びトランジ
スタ３１が順次ONすることによつて、電源制御
回路６の出力制御端子が低レベルになり、電源の
出力が停止する。
なお、電流検出回路においては、負荷３に供給
される電源の出力電圧そのものは、増幅器１４の
同相入力電圧となつて除去され、増幅器１７の出
力には現われない。又電流検出回路に増幅器１
４，１７を使うことによつて、抵抗９による電力
損失を少なくできるという利点が得られる。更に
電流検出が電源側で１ケ所で行えるため、負荷側
での検出に比べ素子点数が極めて少ない。
される電源の出力電圧そのものは、増幅器１４の
同相入力電圧となつて除去され、増幅器１７の出
力には現われない。又電流検出回路に増幅器１
４，１７を使うことによつて、抵抗９による電力
損失を少なくできるという利点が得られる。更に
電流検出が電源側で１ケ所で行えるため、負荷側
での検出に比べ素子点数が極めて少ない。
以上の第３図の実施例の対となる本発明の他の
実施例を第４図に示す。この実施例は、記録電流
を制限する例であり、第３図の記録電流の停止例
と併せて一体として使用される。
実施例を第４図に示す。この実施例は、記録電流
を制限する例であり、第３図の記録電流の停止例
と併せて一体として使用される。
感熱記録ヘツドを負荷とした場合、上記の実施
例のように電源を停止させる方式では、記録がさ
れなくなり、記録内容が全く不明となる欠点を持
つ。このため、この実施例では記録を停止させず
に、記録を制限して電源の負担を軽減し、かつ記
録内容の確認を可能にする方法である。
例のように電源を停止させる方式では、記録がさ
れなくなり、記録内容が全く不明となる欠点を持
つ。このため、この実施例では記録を停止させず
に、記録を制限して電源の負担を軽減し、かつ記
録内容の確認を可能にする方法である。
第３図の電流検出回路によつて得られる信号f0
は、第４図のタイマー回路３２に入力され、異常
検知信号f1を出力する。ここまでの回路構成は、
第３図の実施例と同様である。そして次段のタイ
マー回路３８は異常検知信号f1の立下りによつて
トリガーされて、例えば単安定マルチバイブレー
タのような、一定時間幅のパルスを持つ出力電流
制限信号f3を出力する。
は、第４図のタイマー回路３２に入力され、異常
検知信号f1を出力する。ここまでの回路構成は、
第３図の実施例と同様である。そして次段のタイ
マー回路３８は異常検知信号f1の立下りによつて
トリガーされて、例えば単安定マルチバイブレー
タのような、一定時間幅のパルスを持つ出力電流
制限信号f3を出力する。
負荷３の感熱記録ヘツド４３に流れる記録電流
は、群選択回路４２及び個別選択回路４４によつ
て選択され、並列的に分配される。よつて群選択
回路４２を駆動する群選択信号f5と、タイマー回
路３８の出力である出力電流制限信号f3とを、例
えばアンドゲートによるゲート回路４１によつて
サンプルすれば、記録電流は、出力電流制限時間
T3の間制限される。よつて第２図に示される異
常検知信号f1のパルス時間幅T4は、異常発生から
記録電流制限までの主に電子論理素子による遅れ
時間によつて決まる。
は、群選択回路４２及び個別選択回路４４によつ
て選択され、並列的に分配される。よつて群選択
回路４２を駆動する群選択信号f5と、タイマー回
路３８の出力である出力電流制限信号f3とを、例
えばアンドゲートによるゲート回路４１によつて
サンプルすれば、記録電流は、出力電流制限時間
T3の間制限される。よつて第２図に示される異
常検知信号f1のパルス時間幅T4は、異常発生から
記録電流制限までの主に電子論理素子による遅れ
時間によつて決まる。
しかし、出力電流の異常が選択回路４２，４４
又は選択信号f5による場合、ゲート回路４１によ
る記録電流の制御が不可能となり、第２図のタイ
ムチヤートにおけるパルス時間幅T2部分に示す
ように、出力電流は制限されない。このような重
大な異常発生の場合は、第３図の実施例を併用す
ることによつて、強制的に電源を停止し、電源の
損傷を防止することができる。又、記録電流の制
限は、個別選択回路４４においても、群選択回路
における方法と同様に実現できる。
又は選択信号f5による場合、ゲート回路４１によ
る記録電流の制御が不可能となり、第２図のタイ
ムチヤートにおけるパルス時間幅T2部分に示す
ように、出力電流は制限されない。このような重
大な異常発生の場合は、第３図の実施例を併用す
ることによつて、強制的に電源を停止し、電源の
損傷を防止することができる。又、記録電流の制
限は、個別選択回路４４においても、群選択回路
における方法と同様に実現できる。
次に、第５図に他の実施例を示す。第３図と同
一部分は同一符号で示す。この回路の特徴は、電
流検出信号f0から異常検知信号f1及びf2に至るタ
イマー回路が、大幅に簡略化されている点であ
る。
一部分は同一符号で示す。この回路の特徴は、電
流検出信号f0から異常検知信号f1及びf2に至るタ
イマー回路が、大幅に簡略化されている点であ
る。
電流検出信号f0は、抵抗４７と抵抗４８で分圧
されてコンデンサ４９に印加され、抵抗４７とコ
ンデンサ４９によつて決る時定数で充電される。
されてコンデンサ４９に印加され、抵抗４７とコ
ンデンサ４９によつて決る時定数で充電される。
この電圧は、電流検出信号f0が低レベルの時、
逆流防止素子４６を通して放電される。よつてゲ
ート電圧VGには、この順方向電圧降下分の電圧
が残ることになるが、これは電流検出信号f0のゼ
ロレベルを電流検出回路において調整することに
よつて解消できる。
逆流防止素子４６を通して放電される。よつてゲ
ート電圧VGには、この順方向電圧降下分の電圧
が残ることになるが、これは電流検出信号f0のゼ
ロレベルを電流検出回路において調整することに
よつて解消できる。
ここで、電圧振幅V1でパルス時間幅T1の出力
電流信号f0が、抵抗値R48、R47及びコンデンサ容
量C49のタイマー回路に印加された時のゲート電
圧VGは、次のように現わされる。
電流信号f0が、抵抗値R48、R47及びコンデンサ容
量C49のタイマー回路に印加された時のゲート電
圧VGは、次のように現わされる。
又この回路によると、電流パルス幅だけでなく
電流振幅も制限されるので、電流制限型保護方式
と本発明の特徴であるパルス幅制限方式の両方を
兼ね備なえ、かつ簡便な回路構成となる。
電流振幅も制限されるので、電流制限型保護方式
と本発明の特徴であるパルス幅制限方式の両方を
兼ね備なえ、かつ簡便な回路構成となる。
第６図は第５図の回路の動作タイムチヤート
で、電流検出信号f0に同期して、コンデンサ４９
はゲート電圧VGに示すように充放電を繰り返え
す。この電圧がトランジスタ５３のターンオンの
スレツシユホールド電圧V2に達すると、異常検
知信号f1は低レベルとなつて、第４図に示すタイ
マー回路３８に入力され、出力電流を制限する。
又、電流制限が不可能な異常が発生した場合、ゲ
ート電圧VGがトリガー制御素子２９のスレツシ
ユホールド電圧V3に達し、トリガー制御素子２
９が導通、従つてトランジスタ３１が導通して電
源停止信号f4を出力し、電源を停止する。又、電
圧降下素子５０によつてトリガー制御素子２９の
スレシヨルド電圧を増加させている。それによつ
て異常パルス時間幅を変化させることができる。
で、電流検出信号f0に同期して、コンデンサ４９
はゲート電圧VGに示すように充放電を繰り返え
す。この電圧がトランジスタ５３のターンオンの
スレツシユホールド電圧V2に達すると、異常検
知信号f1は低レベルとなつて、第４図に示すタイ
マー回路３８に入力され、出力電流を制限する。
又、電流制限が不可能な異常が発生した場合、ゲ
ート電圧VGがトリガー制御素子２９のスレツシ
ユホールド電圧V3に達し、トリガー制御素子２
９が導通、従つてトランジスタ３１が導通して電
源停止信号f4を出力し、電源を停止する。又、電
圧降下素子５０によつてトリガー制御素子２９の
スレシヨルド電圧を増加させている。それによつ
て異常パルス時間幅を変化させることができる。
本発明によれば、２段がまえに異常時間を監視
し、軽い異常（Ｔ≧T1）に対しては電流制限を
行い、重い異常（Ｔ≧T2）に対しては電流停止
を行うことができた。更に、電流検出は、電源側
の１ケ所ですむとの利点を有する。
し、軽い異常（Ｔ≧T1）に対しては電流制限を
行い、重い異常（Ｔ≧T2）に対しては電流停止
を行うことができた。更に、電流検出は、電源側
の１ケ所ですむとの利点を有する。
第１図は本発明の基本的構成を示すブロツク
図、第２図は第１図の回路の動作タイムチヤー
ト、第３図は本発明の一実施例を示す図、第４図
は感熱記録ヘツドを負荷とした時の一実施例を示
す図、第５図は第３図に示す実施例を簡略化した
一実施例を示す図、第６図は第５図の回路の動作
タイムチヤートである。 １…電源、２…電流検出回路、３…負荷、４…
タイマー回路、５…ゲート回路、f1，f2…異常検
知信号、f3…出力電流制限信号、f4…電源停止信
号。
図、第２図は第１図の回路の動作タイムチヤー
ト、第３図は本発明の一実施例を示す図、第４図
は感熱記録ヘツドを負荷とした時の一実施例を示
す図、第５図は第３図に示す実施例を簡略化した
一実施例を示す図、第６図は第５図の回路の動作
タイムチヤートである。 １…電源、２…電流検出回路、３…負荷、４…
タイマー回路、５…ゲート回路、f1，f2…異常検
知信号、f3…出力電流制限信号、f4…電源停止信
号。
Claims (1)
- １ パルス的電流を繰返し発生する電源手段と、
該パルス的電流が提供され、感熱記録素子の群選
択、個別選択のもとで各選択感熱記録素子に並列
的に分配提供される感熱記録ヘツドと、電源手段
の出力であるパルス的電流を検出する電流検出回
路と、この検出回路で検出したパルス的電流の連
続継続時間が電流制限基準時間T1以内か否か、
電流停止基準時間T2（但し、T2＞T1）以内か否
かを判定するタイマー手段と、連続継続時間Ｔが
Ｔ≧T1と判定した時、前記感熱ヘツドへのパル
ス的電流の値を所定時間の間制限し、Ｔ≧T1と
判定した時、前記感熱ヘツドへのパルス的電流の
提供を電源手段を制御して禁止する制御手段と、
より成る電源保護装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1356780A JPS56112819A (en) | 1980-02-08 | 1980-02-08 | Power source protecting system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1356780A JPS56112819A (en) | 1980-02-08 | 1980-02-08 | Power source protecting system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56112819A JPS56112819A (en) | 1981-09-05 |
| JPS6338927B2 true JPS6338927B2 (ja) | 1988-08-02 |
Family
ID=11836730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1356780A Granted JPS56112819A (en) | 1980-02-08 | 1980-02-08 | Power source protecting system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56112819A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0457331U (ja) * | 1990-09-27 | 1992-05-18 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2902653B2 (ja) * | 1988-10-20 | 1999-06-07 | 沖電気工業株式会社 | 直流電源装置 |
| JPH0770249B2 (ja) * | 1989-11-16 | 1995-07-31 | 矢崎総業株式会社 | 雑音防止用高圧抵抗電線 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5517991B2 (ja) * | 1972-12-25 | 1980-05-15 |
-
1980
- 1980-02-08 JP JP1356780A patent/JPS56112819A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0457331U (ja) * | 1990-09-27 | 1992-05-18 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56112819A (en) | 1981-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0083452B1 (en) | Control circuit for controlling light source in optical disc device | |
| US4658204A (en) | Anticipatory power failure detection apparatus and method | |
| EP0067435B1 (en) | Pulse width control circuit in which a feedback amount is vaired depending upon an operating temperature | |
| EP0442287A2 (en) | A direct current power supply device | |
| JP5386665B2 (ja) | アンプ故障検出回路 | |
| EP0458511B1 (en) | Thyristor protection method and apparatus | |
| CA2034252A1 (en) | Apparatus comprising an electric motor having a variable motor power | |
| DE102019103615A1 (de) | Kurzschlussschutz für einen gatetreiber unter verwendung eines gepulsten betriebs | |
| JPH05137253A (ja) | 異常電圧検出制御装置 | |
| EP0528668A2 (en) | Semiconductor protection against high energy transients | |
| JPS644376B2 (ja) | ||
| JPH06501368A (ja) | サーボモータ制御回路構成 | |
| US5568342A (en) | Apparatus and method for protecting an amplifier circuit | |
| US4965692A (en) | Overload detector and protection circuit | |
| US5105324A (en) | Device for protecting semiconductor circuits against transients on the supply line | |
| US6291954B1 (en) | Method and circuit arrangement for monitoring the operating state of a load | |
| DE102017215415A1 (de) | Überlasterkennung mit dynamischer Steigungsanpassung | |
| US4389602A (en) | Electric motor controller | |
| JPH035929Y2 (ja) | ||
| JPS59152868A (ja) | シリアルプリンタの印字ヘツド保護装置 | |
| JP3037169B2 (ja) | サーマルプリンタのドット異常検出回路 | |
| JPS6111529B2 (ja) | ||
| US3988649A (en) | Signal amplitude monitor and relay driver circuit | |
| ITMI972279A1 (it) | Metodo e apparecchiatura di sicurezza per l'avviamento resistivo di motori elettrici | |
| JPH0615295Y2 (ja) | 電源装置の保護回路 |