JPS6339035A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS6339035A JPS6339035A JP18241586A JP18241586A JPS6339035A JP S6339035 A JPS6339035 A JP S6339035A JP 18241586 A JP18241586 A JP 18241586A JP 18241586 A JP18241586 A JP 18241586A JP S6339035 A JPS6339035 A JP S6339035A
- Authority
- JP
- Japan
- Prior art keywords
- register
- flag
- machine language
- language instruction
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006870 function Effects 0.000 description 4
- 230000010365 information processing Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000002401 inhibitory effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
Landscapes
- Advance Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、情報処理装置に関し、特に内部演算処理装置
を制御する中央処理装置に関する。
を制御する中央処理装置に関する。
従来、この種の中央処理装置は、内部演算処理装置の演
算終了を待って次の機械語命令の実行を行なっていた。
算終了を待って次の機械語命令の実行を行なっていた。
上述した従来の中央処理装置は、内部演算処理装置に初
等関数の演算処理を指示した場合演算終了まで待ってい
るので中央処理装置の性能が低下するという欠点がある
。
等関数の演算処理を指示した場合演算終了まで待ってい
るので中央処理装置の性能が低下するという欠点がある
。
本発明の情報処理装置は、一つ以上の内部演算処理装置
に指示することが可能な中央処理装置において、第１の
機械語命令の実行を前記内部演算処理装置に指示する手
段と、前記第１の機械語命令で演算結果を格納する手段
と、該格納手段に対して読出し不可を表示する第１の表
示手段と、前記演算結果の状態を格納するフラグに対し
て読出し不可を表示する第２の表示手段と、前記第１の
＃Ｒ械話語命令実行結果による更新が前記レジスタと前
記フラグに限定され、かつ演算結果に対する例外割込み
が禁止されている状態で、前記第１の機械語命令の次に
実行する予定の第２の機械語命令の実行を開始する手段
と、前記第２の機械語命令以後の実行において、前記レ
ジスタまたは前記フラグを更新する第３の機械語命令に
より前記レジスタまたは前記フラグを更新した後、それ
ぞれ第１．第２の表示手段の読出し不可表示をキャンセ
ルする手段と、前記レジスタまたは前記フラグを読出す
第４の機械語命令により該第４の機械語命令の実行を停
止する手段と、前記内部演算処理装置の演算終了によっ
て中央処理装置に割込む手段と、該割込により第１の表
示手段により表示されている場合に前記レジスタに書込
む手段と、および第２の表示手段により表示されている
場合に前記フラグレジスタに書込む手段とを有している
。
に指示することが可能な中央処理装置において、第１の
機械語命令の実行を前記内部演算処理装置に指示する手
段と、前記第１の機械語命令で演算結果を格納する手段
と、該格納手段に対して読出し不可を表示する第１の表
示手段と、前記演算結果の状態を格納するフラグに対し
て読出し不可を表示する第２の表示手段と、前記第１の
＃Ｒ械話語命令実行結果による更新が前記レジスタと前
記フラグに限定され、かつ演算結果に対する例外割込み
が禁止されている状態で、前記第１の機械語命令の次に
実行する予定の第２の機械語命令の実行を開始する手段
と、前記第２の機械語命令以後の実行において、前記レ
ジスタまたは前記フラグを更新する第３の機械語命令に
より前記レジスタまたは前記フラグを更新した後、それ
ぞれ第１．第２の表示手段の読出し不可表示をキャンセ
ルする手段と、前記レジスタまたは前記フラグを読出す
第４の機械語命令により該第４の機械語命令の実行を停
止する手段と、前記内部演算処理装置の演算終了によっ
て中央処理装置に割込む手段と、該割込により第１の表
示手段により表示されている場合に前記レジスタに書込
む手段と、および第２の表示手段により表示されている
場合に前記フラグレジスタに書込む手段とを有している
。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を示す。第１図において、本
発明の一実施例は中央処理装置１と内部演算処理装置２
とから構成され、中央処理装置１により一つ以上の内部
演算処理装置２に指示することを可能にした情報処理装
置で、第１の機械語命令により内部演算処理装置に指示
し、その演算結果を格納する汎用レジスタ１０と、この
レジスタ１０に対して読出し不可を表示する第１のレジ
スタ１１と、演算結果の状態を格納するフラグレジスタ
１２と、このフラグ１２に対して読出し不可を表示する
第２のレジスタ１３と、主記憶装置（図示せず）からの
オペランドデータをセットするフェッチデータレジスタ
１４と、オペランドデータを内部演算処理装置２に送り
、かつ内部演算処理装置２からの演算結果のデータをセ
ットする通信データレジスタ１５と、制御コマンドを内
部演算処理装置２に送るための通信制御レジスタ１６と
、演算終了をセットする演算終了割込み保留レジスタ２
０と、レジスタ１１および１３にそれぞれ接続される論
理積ゲート１７．１９と、この論理積ゲート１７．１９
に接続されマイクロプログラムの実行を抑止する論理和
ゲート１１２とを古む。
発明の一実施例は中央処理装置１と内部演算処理装置２
とから構成され、中央処理装置１により一つ以上の内部
演算処理装置２に指示することを可能にした情報処理装
置で、第１の機械語命令により内部演算処理装置に指示
し、その演算結果を格納する汎用レジスタ１０と、この
レジスタ１０に対して読出し不可を表示する第１のレジ
スタ１１と、演算結果の状態を格納するフラグレジスタ
１２と、このフラグ１２に対して読出し不可を表示する
第２のレジスタ１３と、主記憶装置（図示せず）からの
オペランドデータをセットするフェッチデータレジスタ
１４と、オペランドデータを内部演算処理装置２に送り
、かつ内部演算処理装置２からの演算結果のデータをセ
ットする通信データレジスタ１５と、制御コマンドを内
部演算処理装置２に送るための通信制御レジスタ１６と
、演算終了をセットする演算終了割込み保留レジスタ２
０と、レジスタ１１および１３にそれぞれ接続される論
理積ゲート１７．１９と、この論理積ゲート１７．１９
に接続されマイクロプログラムの実行を抑止する論理和
ゲート１１２とを古む。
中央処理装置１は初等関数の命令を実行する場合、マイ
クロプログラム制御により演算結果を害込む汎用レジス
タ１０と、このレジスタ１０と同じアドレス線１００の
読出し不可を表示するレジスタ１１に°“１” （読出
し不可状態）を制御線１０１を介して書込む。また、演
算結果の状態（結果が零、結果が正、結果が負）を格納
するフラグレジスタ１２に対して読出し不可を表示する
レジスタ１３に“１” （読出し不可状態）を制御線１
０２を介してセットする。その後主記憶装置（図示せず
）からデータ線１０３を介してオペランドデータをフェ
ッチデータレジスタ１４にセットする。通信データレジ
スタ１５には内部演算処理装置２にオペランドデータを
送るために、フェッチデータレジスタ１４のオペランド
データをデータ線１０４を介してセットされる。マイク
ロプログラム制御により制御線１０５からの制御コマン
ド（ＳＩＮ演算、ＣＯＳ演算等）を通信制御レジスタ１
６にセラＩ・する。その後、内部演算処理装置２は、通
信制御レジスタ１６より制御線１０６を通って制御コマ
ンドと、通信データレジスタ１５よりデータ線１０７と
バス線１０８を通ってオベランｌ−データを受は取り、
そして演算処理を開始する。
クロプログラム制御により演算結果を害込む汎用レジス
タ１０と、このレジスタ１０と同じアドレス線１００の
読出し不可を表示するレジスタ１１に°“１” （読出
し不可状態）を制御線１０１を介して書込む。また、演
算結果の状態（結果が零、結果が正、結果が負）を格納
するフラグレジスタ１２に対して読出し不可を表示する
レジスタ１３に“１” （読出し不可状態）を制御線１
０２を介してセットする。その後主記憶装置（図示せず
）からデータ線１０３を介してオペランドデータをフェ
ッチデータレジスタ１４にセットする。通信データレジ
スタ１５には内部演算処理装置２にオペランドデータを
送るために、フェッチデータレジスタ１４のオペランド
データをデータ線１０４を介してセットされる。マイク
ロプログラム制御により制御線１０５からの制御コマン
ド（ＳＩＮ演算、ＣＯＳ演算等）を通信制御レジスタ１
６にセラＩ・する。その後、内部演算処理装置２は、通
信制御レジスタ１６より制御線１０６を通って制御コマ
ンドと、通信データレジスタ１５よりデータ線１０７と
バス線１０８を通ってオベランｌ−データを受は取り、
そして演算処理を開始する。
中央処理装置１は、内部演算処理装置２の演算指示終了
によって初等関数命令に対する実行を終了する。この中
央処理装置１は初等関数命令の演算結果に対する例外割
込みが禁止されているかどうかをマイクロプログラム制
御により判断し５例外割込みが禁止されていない場合内
部演算処理装置の演算結果を待つ。また、例外割込みが
禁止されている場合は次の機械語命令を実行するために
オペコード分岐を行ない、そして次の機械語命令を実行
する。
によって初等関数命令に対する実行を終了する。この中
央処理装置１は初等関数命令の演算結果に対する例外割
込みが禁止されているかどうかをマイクロプログラム制
御により判断し５例外割込みが禁止されていない場合内
部演算処理装置の演算結果を待つ。また、例外割込みが
禁止されている場合は次の機械語命令を実行するために
オペコード分岐を行ない、そして次の機械語命令を実行
する。
汎用レジスタ１０を更新する機械語命令の場合は汎用レ
ジスタ１０はデータ線１０９を介してオペランドデータ
をセットし、かつ制御線１０１を止して’Ｑ”（読出し
可状態）をセットする。演算結果の状態を格納するフラ
グレジスタ１２を更新する場合は制御線１０２を介して
“Ｑｏｏ （読出し可状態）をセットする。
ジスタ１０はデータ線１０９を介してオペランドデータ
をセットし、かつ制御線１０１を止して’Ｑ”（読出し
可状態）をセットする。演算結果の状態を格納するフラ
グレジスタ１２を更新する場合は制御線１０２を介して
“Ｑｏｏ （読出し可状態）をセットする。
また、汎用レジスタ１０を読出す機械語命令の場合は汎
用レジスタ１０と同じアドレス線１００の読出し不可を
表示するレジスタ１１の出力制御線１０９の値と汎用レ
ジスタ１０を読出すことを示す制御線１１０の値とによ
り得られる論理積ゲ−Ｉ−１７の出力制御線１１１の値
となる。出力制御線１１１の値は論理和ゲート１８を通
ってマ、イクロ命令実行抑止制御線１１２となって、マ
イクロプログラムの実行を抑止する。同様に、分岐命令
等で演算結果の状態を格納するフラグレジスタ１２を参
照する場合は、フラグレジスタ１２の読出し不可を表示
するレジスタ１３の出力制御縁１１３の値とフラグレジ
スタ１２を参照する制御線１１４の値とにより得られる
論理積ゲート１９の出力制御線１１５の値となる。出力
制御線１１５の値は論理績ゲート１８を通ってマイクロ
命令実−行抑止制御線１１２の値となってマイクロプロ
グラムの実行を抑止する。
用レジスタ１０と同じアドレス線１００の読出し不可を
表示するレジスタ１１の出力制御線１０９の値と汎用レ
ジスタ１０を読出すことを示す制御線１１０の値とによ
り得られる論理積ゲ−Ｉ−１７の出力制御線１１１の値
となる。出力制御線１１１の値は論理和ゲート１８を通
ってマ、イクロ命令実行抑止制御線１１２となって、マ
イクロプログラムの実行を抑止する。同様に、分岐命令
等で演算結果の状態を格納するフラグレジスタ１２を参
照する場合は、フラグレジスタ１２の読出し不可を表示
するレジスタ１３の出力制御縁１１３の値とフラグレジ
スタ１２を参照する制御線１１４の値とにより得られる
論理積ゲート１９の出力制御線１１５の値となる。出力
制御線１１５の値は論理績ゲート１８を通ってマイクロ
命令実−行抑止制御線１１２の値となってマイクロプロ
グラムの実行を抑止する。
内部演算処理装置２は、指示された演算終了によって演
算終了制御線１１６を通って演算終了割込み保留レジス
タ２０にセラ１〜する。同時に演算結果はバス線１０８
とデータ線１１７を通って通信データレジスタ１５にセ
ットされる。
算終了制御線１１６を通って演算終了割込み保留レジス
タ２０にセラ１〜する。同時に演算結果はバス線１０８
とデータ線１１７を通って通信データレジスタ１５にセ
ットされる。
マイクロプログラムは演算終了割込み保留レジスタ２０
に発生した割込みを刈取って汎用レジスタ１０の読出し
不可を表示するレジスタ１１の値が°゛１″のときデー
タ線１０７を通して汎用レジスタ１０に演算結果を書込
む。同様に、フラグレジスタ１２の読出し不可を表示す
るレジスタ１３の値が“１′のとき演算結果の状態を書
込む。
に発生した割込みを刈取って汎用レジスタ１０の読出し
不可を表示するレジスタ１１の値が°゛１″のときデー
タ線１０７を通して汎用レジスタ１０に演算結果を書込
む。同様に、フラグレジスタ１２の読出し不可を表示す
るレジスタ１３の値が“１′のとき演算結果の状態を書
込む。
以上説明したように本発明は、内部演算処理装置に依頼
した演算結果を格納するレジスタと演算結果の状態を表
示するフラグを読出し不可にすることにより、次に実行
する予定の機械語命令が内部演算処理装置の演算結果を
使わない場合において実行ができ、中央処理装置の性能
が向上できる効果がある。
した演算結果を格納するレジスタと演算結果の状態を表
示するフラグを読出し不可にすることにより、次に実行
する予定の機械語命令が内部演算処理装置の演算結果を
使わない場合において実行ができ、中央処理装置の性能
が向上できる効果がある。
第１図は本発明の一実施例を示す図である。
１・・・中央処理装置、２・・・内部演算処理装置、１
０・・・汎用レジスタ、１１・・・汎用レジスタの読出
し不可表示レジスタ、１２・・・演算結果を格納するフ
ラグレジスタ、１３・・・フラグの読出し不可表示レジ
スタ、１４・・・フェッチデータレジスタ、１５・・・
通信データレジスタ、１６・・・通信制御レジスタ、１
７．１９・・・論理積ゲート、１８・・・論理和ゲート
。 ゝ（−／
０・・・汎用レジスタ、１１・・・汎用レジスタの読出
し不可表示レジスタ、１２・・・演算結果を格納するフ
ラグレジスタ、１３・・・フラグの読出し不可表示レジ
スタ、１４・・・フェッチデータレジスタ、１５・・・
通信データレジスタ、１６・・・通信制御レジスタ、１
７．１９・・・論理積ゲート、１８・・・論理和ゲート
。 ゝ（−／
Claims (1)
- 一つ以上の内部演算処理装置に指示することが可能な中
央処理装置において、第１の機械語命令の実行を前記内
部演算処理装置に指示する手段と、前記第１の機械語命
令で演算結果を格納する手段と、該格納手段に対して読
出し不可を表示する第１の表示手段と、前記演算結果の
状態を格納するフラグに対して読出し不可を表示する第
２の表示手段と、前記第１の機械語命令の実行結果によ
る更新が前記レジスタと前記フラグに限定され、かつ演
算結果に対する例外割込みが禁止されている状態で、前
記第１の機械語命令の次に実行する予定の第２の機械語
命令の実行を開始する手段と、前記第２の機械語命令以
後の実行において、前記レジスタまたは前記フラグを更
新する第３の機械語命令により前記レジスタまたは前記
フラグを更新した後、それぞれ第１、第２の表示手段の
読出し不可表示をキャンセルする手段と、前記レジスタ
または前記フラグを読出す第４の機械語命令により該第
４の機械語命令の実行を停止する手段と、前記内部演算
処理装置の演算終了によって中央処理装置に割込む手段
と、該割込により第１の表示手段により表示されている
場合に前記レジスタに書込む手段と、および第２の表示
手段により表示されている場合に前記フラグレジスタに
書込む手段とを含むことを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18241586A JPS6339035A (ja) | 1986-08-01 | 1986-08-01 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18241586A JPS6339035A (ja) | 1986-08-01 | 1986-08-01 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6339035A true JPS6339035A (ja) | 1988-02-19 |
Family
ID=16117888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18241586A Pending JPS6339035A (ja) | 1986-08-01 | 1986-08-01 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6339035A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5293586A (en) * | 1988-09-30 | 1994-03-08 | Hitachi, Ltd. | Data processing system for development of outline fonts |
-
1986
- 1986-08-01 JP JP18241586A patent/JPS6339035A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5293586A (en) * | 1988-09-30 | 1994-03-08 | Hitachi, Ltd. | Data processing system for development of outline fonts |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4970641A (en) | Exception handling in a pipelined microprocessor | |
| JPH04306735A (ja) | 非同期割込み禁止機構 | |
| JPH0760388B2 (ja) | パイプライン制御回路 | |
| JPH0810437B2 (ja) | 仮想計算機システムのゲスト実行制御方式 | |
| JPS6339035A (ja) | 情報処理装置 | |
| JPS6290728A (ja) | 割込処理方法 | |
| JP2552738B2 (ja) | データ処理装置 | |
| JP2000029690A (ja) | デ―タ処理の方法および装置 | |
| JP2562838B2 (ja) | プロセッサ及びストアバッファ制御方法 | |
| JP7137058B2 (ja) | 演算処理装置、情報処理装置及び情報処理装置の制御方法 | |
| JPS58182766A (ja) | プログラムトレ−ス装置 | |
| JPH02135545A (ja) | デバッガの実行制御処理方式 | |
| JPS60193046A (ja) | 命令例外検出方式 | |
| JPS61123937A (ja) | データ処理装置のデータ駆動型制御方式 | |
| JPH05241828A (ja) | 命令処理装置 | |
| JPH0259933A (ja) | マイクロプロセッサ | |
| JPS59173876A (ja) | ベクトル・デ−タ処理装置 | |
| JPS59189452A (ja) | デ−タ処理装置用キユ−構造 | |
| JPH01175052A (ja) | マイクロアドレスレジスタ機構 | |
| JPS6349941A (ja) | 演算処理装置 | |
| JPH0325674A (ja) | 情報処理装置 | |
| JPH0481939A (ja) | マイクロコンピュータの制御方式 | |
| JPS61112240A (ja) | デ−タ処理装置 | |
| JPH01201730A (ja) | 情報処理装置 | |
| JPS62256136A (ja) | マイクロプロセツサ制御型情報処理装置 |