JPS6339065A - デ−タ転送装置 - Google Patents
デ−タ転送装置Info
- Publication number
- JPS6339065A JPS6339065A JP18241786A JP18241786A JPS6339065A JP S6339065 A JPS6339065 A JP S6339065A JP 18241786 A JP18241786 A JP 18241786A JP 18241786 A JP18241786 A JP 18241786A JP S6339065 A JPS6339065 A JP S6339065A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- input
- error
- data transfer
- channels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理システムのデータ転送装置内のチャネ
ルにおけるエラー処理に関し特にシステム全体の信頼度
向上を計ったデータ転送装置に関する。
ルにおけるエラー処理に関し特にシステム全体の信頼度
向上を計ったデータ転送装置に関する。
従来、この種のデータ転送装置は第３図に示すように、
入出力デバイスとチャネル間の接続は１対１に固定され
ていた。
入出力デバイスとチャネル間の接続は１対１に固定され
ていた。
このようなデータ転送装置の場合、チャネル単独の障害
の場合には、マイクロプログラム制御部があるタイミン
グでチャネルエラーをスキャンして抽出するか、チャネ
ルよりマイクロプログラム制御部へ割込を上げるかのど
ちらかでチャネルエラーの処理にはいる。チャネルエラ
ー処理にはいったマイクロプログラムはエラーチャネル
を切りはなし、エラー情報を採集し、中央処理装置へ報
告し、Ｏ８に引きわたす。チャネルエラーを報告された
Ｏ８はチャネルの回復処理を行うが、固定障害の場合、
再びチャネルエラーとなるのでメツセージを上げて保守
者へ注意を促す。この時図中チャネル２１．２２配下の
磁気ディスク装置のようにチャネル２１、あるいはチャ
ネル２２のいずれにも接続できるいわゆる代替パスが構
成されていれば、Ｏ８は、例えばチャネル２１がエラー
の場合、チャネル１１を使用してジョブの実行を続ける
ことができるが、チャネル２３配下の磁気テープ装置へ
は、もしこのチャネルが障害になった場合代替パスがな
いためアクセスできない、従って、チャネル単体の故障
によって、システム全体がダウンする危険性があり、シ
ステム設計者は代替パスをでき得るかぎり、構成せねば
ならず、システム規模が大きくなるという欠点があった
。
の場合には、マイクロプログラム制御部があるタイミン
グでチャネルエラーをスキャンして抽出するか、チャネ
ルよりマイクロプログラム制御部へ割込を上げるかのど
ちらかでチャネルエラーの処理にはいる。チャネルエラ
ー処理にはいったマイクロプログラムはエラーチャネル
を切りはなし、エラー情報を採集し、中央処理装置へ報
告し、Ｏ８に引きわたす。チャネルエラーを報告された
Ｏ８はチャネルの回復処理を行うが、固定障害の場合、
再びチャネルエラーとなるのでメツセージを上げて保守
者へ注意を促す。この時図中チャネル２１．２２配下の
磁気ディスク装置のようにチャネル２１、あるいはチャ
ネル２２のいずれにも接続できるいわゆる代替パスが構
成されていれば、Ｏ８は、例えばチャネル２１がエラー
の場合、チャネル１１を使用してジョブの実行を続ける
ことができるが、チャネル２３配下の磁気テープ装置へ
は、もしこのチャネルが障害になった場合代替パスがな
いためアクセスできない、従って、チャネル単体の故障
によって、システム全体がダウンする危険性があり、シ
ステム設計者は代替パスをでき得るかぎり、構成せねば
ならず、システム規模が大きくなるという欠点があった
。
本発明によれば、入出力デバイスの数より多い複数のチ
ャネルと該チャネルを前記入出力デバイスに応じて制御
するマイクロプログラム制御部とからなるデータ転送装
置において、マイクロプログラム制御部によって、予じ
め定め、または入力されたエラー情報に従って前記チャ
ネルと入出力デバイスとの接続関係を書込続出されるパ
ス選択テーブルと、該テーブルの値によってチャネルと
入出力デバイス間の接続を選択する入出力パス選択網と
、各チャネル内にチャネルのエラー検出手段及び前記チ
ャネルのエラー情報に従って前記マイクロプログラム制
御部へエラー情報を送る割込手段とを備えるデータ転送
装置が得られる。〔実施例〕 次に本発明について図面を参照して説明する。
ャネルと該チャネルを前記入出力デバイスに応じて制御
するマイクロプログラム制御部とからなるデータ転送装
置において、マイクロプログラム制御部によって、予じ
め定め、または入力されたエラー情報に従って前記チャ
ネルと入出力デバイスとの接続関係を書込続出されるパ
ス選択テーブルと、該テーブルの値によってチャネルと
入出力デバイス間の接続を選択する入出力パス選択網と
、各チャネル内にチャネルのエラー検出手段及び前記チ
ャネルのエラー情報に従って前記マイクロプログラム制
御部へエラー情報を送る割込手段とを備えるデータ転送
装置が得られる。〔実施例〕 次に本発明について図面を参照して説明する。
第１図は本発明の実施例を示すブロック図でありマイク
ロプログラム制御部１．チャネル２１〜２ｎ、パス選択
テーブル３．パス選択網４．チャネルエラー検出回路２
１１〜２１ｎ、チャネル割込回路２２１〜２２ｎ、接続
パス５０１〜５０３．６０１〜６０ｎ、７０１〜７０ｎ
、８０１〜８０ｎ、９０１〜９０ｍで構成される。
ロプログラム制御部１．チャネル２１〜２ｎ、パス選択
テーブル３．パス選択網４．チャネルエラー検出回路２
１１〜２１ｎ、チャネル割込回路２２１〜２２ｎ、接続
パス５０１〜５０３．６０１〜６０ｎ、７０１〜７０ｎ
、８０１〜８０ｎ、９０１〜９０ｍで構成される。
第２図（Ａ＞、（Ｂ）は本発明のデータ転送装置のパス
選択テーブル３を示す概念図であり、ボート＃が入力デ
バイスからのパス９０１〜９０ｍに相当し、ＣＨ＃はチ
ャネル２０〜２ｎに相当する。このテーブルどおりパス
選択網４が入出力デバイスとチャネル間の接続を行う。
選択テーブル３を示す概念図であり、ボート＃が入力デ
バイスからのパス９０１〜９０ｍに相当し、ＣＨ＃はチ
ャネル２０〜２ｎに相当する。このテーブルどおりパス
選択網４が入出力デバイスとチャネル間の接続を行う。
マイクロプログラム制御部１にマイクロプログラムがロ
ードされると本データ転送装置は、実行可能状態となる
。
ードされると本データ転送装置は、実行可能状態となる
。
図外の中央処理装置から入出力命令が発行されるとマイ
クロプログラムはチャネルの入出力デバイスのつなぎこ
みを行う。第２図（Ａ）はあらかじめ決められたアルゴ
リズムに従ってつなぎこみを行った後のパス選択テーブ
ルを示し、入出力デバイスのパス数ｍとチャル数ｎの関
係はここではｎ＝ｍ＋１としている。この数はｎ＞ｍで
あるばｎとｍの差はいくつでもよく、チャネル数、シス
テムの信頼度によって決定されるものである。第２図（
Ａ）のＣＨ＃１〜ｍのチャネルはボート＃１〜ｍのパス
に接続されていて、ＣＨ＄ｎのチャネルがボートなしの
空であることを“ＦＦＦＦ”という定数で示している。
クロプログラムはチャネルの入出力デバイスのつなぎこ
みを行う。第２図（Ａ）はあらかじめ決められたアルゴ
リズムに従ってつなぎこみを行った後のパス選択テーブ
ルを示し、入出力デバイスのパス数ｍとチャル数ｎの関
係はここではｎ＝ｍ＋１としている。この数はｎ＞ｍで
あるばｎとｍの差はいくつでもよく、チャネル数、シス
テムの信頼度によって決定されるものである。第２図（
Ａ）のＣＨ＃１〜ｍのチャネルはボート＃１〜ｍのパス
に接続されていて、ＣＨ＄ｎのチャネルがボートなしの
空であることを“ＦＦＦＦ”という定数で示している。
このつなぎこみを行ったあとマイクロプログラム制御部
１は入出力処理を続行し、入出力命令のデコード、チャ
ネルの起動、終了割込の受付、ステータスの作成等をお
こない、入出力動作が終了したことを入出力割込で中央
処理装置へ通知する。
１は入出力処理を続行し、入出力命令のデコード、チャ
ネルの起動、終了割込の受付、ステータスの作成等をお
こない、入出力動作が終了したことを入出力割込で中央
処理装置へ通知する。
チャネル２２がメモリ装置とデバイスとのデータ転送中
に故障を起こし、エラー検出回路２１２にてエラーを検
出した時、チャネル２２はデバイス及びメモリ装置との
転送を中断し、割込回路２２２及び接続バス７０２を使
用してマイクロプログラム制御部１に対してエラー情報
を送り割込む。
に故障を起こし、エラー検出回路２１２にてエラーを検
出した時、チャネル２２はデバイス及びメモリ装置との
転送を中断し、割込回路２２２及び接続バス７０２を使
用してマイクロプログラム制御部１に対してエラー情報
を送り割込む。
割込まれたマイクロプログラムは、チャネル２２のエラ
ー情報を採集し、チャネル２２を切りはなし、チャネル
と入出力デバイスとの再つなぎこみを行う。ここではパ
ス選択テーブル３の内容第２図（Ａ）を読み出しＣＨ９
ｎのチャネル２ｎが空であることから、故障したチャネ
ル２２のＣＨ＃２のかわりにＣＨ９ｎにボート＃２を対
応させ、ＣＨ＃２には故障であることを示す“ｏｏｏｏ
”という値を第２図（Ｂ）のように設定する。その後マ
イクロプログラム制御部１はチャネル２２がエラーした
ことを中央処理装置のＯ８に報告し、ジョブの再実行を
持つ。なお、再つなぎこみ後チャネル２ｎがチャネル２
２として見えるようになる。従って、前述したようにチ
ャネルの数が極端に多く、同時に何台かのチャネルが故
障をおこす確率があるような場合には、ホットスタンバ
イのチャネルの台数を増加することができる。また、そ
れ以上故障がおきない場合は、故障したチャネルの交換
を行う必要がなく、システムを停止する時間を短縮でき
る。
ー情報を採集し、チャネル２２を切りはなし、チャネル
と入出力デバイスとの再つなぎこみを行う。ここではパ
ス選択テーブル３の内容第２図（Ａ）を読み出しＣＨ９
ｎのチャネル２ｎが空であることから、故障したチャネ
ル２２のＣＨ＃２のかわりにＣＨ９ｎにボート＃２を対
応させ、ＣＨ＃２には故障であることを示す“ｏｏｏｏ
”という値を第２図（Ｂ）のように設定する。その後マ
イクロプログラム制御部１はチャネル２２がエラーした
ことを中央処理装置のＯ８に報告し、ジョブの再実行を
持つ。なお、再つなぎこみ後チャネル２ｎがチャネル２
２として見えるようになる。従って、前述したようにチ
ャネルの数が極端に多く、同時に何台かのチャネルが故
障をおこす確率があるような場合には、ホットスタンバ
イのチャネルの台数を増加することができる。また、そ
れ以上故障がおきない場合は、故障したチャネルの交換
を行う必要がなく、システムを停止する時間を短縮でき
る。
以上説明したように本発明は、データ転送装置内のチャ
ネル数を実際入出力デバイスのパスより多くして冗長化
することにより、チャネルのエラーによるシステムダウ
ンの危険性を抑止し、また代替パスを多く設置する必要
がないという効果がる。
ネル数を実際入出力デバイスのパスより多くして冗長化
することにより、チャネルのエラーによるシステムダウ
ンの危険性を抑止し、また代替パスを多く設置する必要
がないという効果がる。
第１図は本発明のデータ転送装置を示すブロック図で、
１．マイクロプログラム制御部、２１〜２ｎ、チャネル
、２１１〜２１ｎ、チャネルエラー検出回路、３．パス
選択テーブル、２２１〜２２ｎ、チャネル割込回路、４
．パス選択網、５０１〜５０３，６０１〜６０ｎ、７０
１〜７０ｎ。 ８０１〜８０ｎ、９０１〜９０ｍ、接続パスである。第
２図（Ａ＞、（Ｂ）は第１図３のバス選択テーブルの概
念図である。第３図は従来のデータ転送装置及び入出力
デバイスを示すブロック図で１、マイクロプログラム制
御部、２１〜２６．チャネルである。 ・１１１ｇ５グで１炙５［、）七り１炙３１４１図 ｃＡン ダ ２ 図
１．マイクロプログラム制御部、２１〜２ｎ、チャネル
、２１１〜２１ｎ、チャネルエラー検出回路、３．パス
選択テーブル、２２１〜２２ｎ、チャネル割込回路、４
．パス選択網、５０１〜５０３，６０１〜６０ｎ、７０
１〜７０ｎ。 ８０１〜８０ｎ、９０１〜９０ｍ、接続パスである。第
２図（Ａ＞、（Ｂ）は第１図３のバス選択テーブルの概
念図である。第３図は従来のデータ転送装置及び入出力
デバイスを示すブロック図で１、マイクロプログラム制
御部、２１〜２６．チャネルである。 ・１１１ｇ５グで１炙５［、）七り１炙３１４１図 ｃＡン ダ ２ 図
Claims (1)
- 入出力デバイスの数より多い複数のチャネルと該チャネ
ルを前記入出力デバイスに応じて制御するマイクロプロ
グラム制御部とからなるデータ転送装置において、マイ
クロプログラム御部によって、予じめ定め、または入力
されたエラー情報に従つて前記チャネルと入出力デバイ
スとの接続関係を書込読出されるパス選択テーブルと、
該テーブルの値によってチャネルの入出力デバイス間の
接続を選択する入出力パス選択網と、各チャネル内に、
チャネルのエラー検出手段及び前記チャネルのエラー情
報に従って前記マイクロプログラム制御部へエラー情報
を送る割込手段とを備えることを特徴とするデータ転送
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18241786A JPS6339065A (ja) | 1986-08-01 | 1986-08-01 | デ−タ転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18241786A JPS6339065A (ja) | 1986-08-01 | 1986-08-01 | デ−タ転送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6339065A true JPS6339065A (ja) | 1988-02-19 |
Family
ID=16117921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18241786A Pending JPS6339065A (ja) | 1986-08-01 | 1986-08-01 | デ−タ転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6339065A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0247752A (ja) * | 1988-08-09 | 1990-02-16 | Fujitsu Ltd | チャネル切換方式 |
-
1986
- 1986-08-01 JP JP18241786A patent/JPS6339065A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0247752A (ja) * | 1988-08-09 | 1990-02-16 | Fujitsu Ltd | チャネル切換方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4775976A (en) | Method and apparatus for backing up data transmission system | |
| EP1380953B1 (en) | Fault-tolerant computer system, re-synchronization method thereof and re-synchronization program thereof | |
| US5438675A (en) | Initialization system for input/output processing units | |
| JP4629793B2 (ja) | 情報処理装置、エラー処理方法 | |
| JPS6339065A (ja) | デ−タ転送装置 | |
| US6832331B1 (en) | Fault tolerant mastership system and method | |
| JPS6112580B2 (ja) | ||
| JPS61170850A (ja) | デ−タ転送装置 | |
| JP2720519B2 (ja) | データ転送方式 | |
| KR19980063196A (ko) | 이중화 프로세서 시스템의 동작모드 결정방법 | |
| JPS6113627B2 (ja) | ||
| JPH0218505B2 (ja) | ||
| JPH0326696Y2 (ja) | ||
| JPS6112147A (ja) | デ−タ通信方式 | |
| WO2008072350A1 (ja) | 二重化タイマを用いたシステム監視装置、および監視方法 | |
| JPH10275090A (ja) | 基本処理装置の二重化方式 | |
| JPS597971B2 (ja) | 入出力装置の制御方式 | |
| JPH0224731A (ja) | エラー処理方法 | |
| JPS62166401A (ja) | 電子計算機の多重化システム | |
| JPH0713792A (ja) | ホットスタンバイシステムにおけるエラー制御方式 | |
| JPH053016B2 (ja) | ||
| JPH10124338A (ja) | 並列処理装置 | |
| JPS62113241A (ja) | 障害回復装置 | |
| JPS60239845A (ja) | 誤り報告方式 | |
| JPH03204734A (ja) | マルチプロセッサの再構成方式 |