JPS60239845A - 誤り報告方式 - Google Patents
誤り報告方式Info
- Publication number
- JPS60239845A JPS60239845A JP59096942A JP9694284A JPS60239845A JP S60239845 A JPS60239845 A JP S60239845A JP 59096942 A JP59096942 A JP 59096942A JP 9694284 A JP9694284 A JP 9694284A JP S60239845 A JPS60239845 A JP S60239845A
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- mpu1
- processor
- bus
- error information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0745—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）発明の技術分野
本発明はプロセッサにより制御され上位装置とインタフ
ェースを持つ制御装置に係り、特に該プロセッサが障害
内容を前記インタフェースを経て上位装置に報告するこ
とが不可能な障害が発生した場合に、サブプロセッサが
該障害内容の収集と編集を行って上位装置に報告するこ
とで、上位装置からの適正な再試行を可能とする誤り報
告方式（ｂ）従来技術と問題点 例えば磁気ディスクの如き記憶装置は単なる入出力装置
として使用されるだけでなく、計算機システムの補助記
憶装置として重要なものとなっている。そのためファイ
ルシステムとして非常に高い悟顔性を要求されている。
ェースを持つ制御装置に係り、特に該プロセッサが障害
内容を前記インタフェースを経て上位装置に報告するこ
とが不可能な障害が発生した場合に、サブプロセッサが
該障害内容の収集と編集を行って上位装置に報告するこ
とで、上位装置からの適正な再試行を可能とする誤り報
告方式（ｂ）従来技術と問題点 例えば磁気ディスクの如き記憶装置は単なる入出力装置
として使用されるだけでなく、計算機システムの補助記
憶装置として重要なものとなっている。そのためファイ
ルシステムとして非常に高い悟顔性を要求されている。
この磁気ディスクを制御する制御装置はマイクロプロセ
ッサが用いられており、このマイクロプロセッサは処理
の途中又は処理の終了時に障害が発生するとその内容を
上位装置に報告するため、障害内容の収集と編集を行い
、その編集された内容を上位装置に報告しようとする。
ッサが用いられており、このマイクロプロセッサは処理
の途中又は処理の終了時に障害が発生するとその内容を
上位装置に報告するため、障害内容の収集と編集を行い
、その編集された内容を上位装置に報告しようとする。
しかし、障害発生部分が制御装置の機能を著しく損なわ
せるような場合には、詳細な誤り情報が収集出来ないた
め、復旧作業に多大の時間を要することとなる。又制御
装置の障害発生による影響を少なくし、ファイルシステ
ムの悟顔性を高めるために、二重化を計っているシステ
ムにおいては一方の制御装置に障害が発生し、誤り情報
が上位装置に報告された場合、Ｏ３（オペレーティング
システム）により交替経路再試行が実行され障害経路の
閉塞が行われる。しかし二重化を計ったシステムにおい
ても制御装置が障害内容の報告が出来ない場合はＯ８が
タイマー等により障害と判定して処理するため、適切な
再試行が行われず復旧が遅れるという欠点がある。
せるような場合には、詳細な誤り情報が収集出来ないた
め、復旧作業に多大の時間を要することとなる。又制御
装置の障害発生による影響を少なくし、ファイルシステ
ムの悟顔性を高めるために、二重化を計っているシステ
ムにおいては一方の制御装置に障害が発生し、誤り情報
が上位装置に報告された場合、Ｏ３（オペレーティング
システム）により交替経路再試行が実行され障害経路の
閉塞が行われる。しかし二重化を計ったシステムにおい
ても制御装置が障害内容の報告が出来ない場合はＯ８が
タイマー等により障害と判定して処理するため、適切な
再試行が行われず復旧が遅れるという欠点がある。
（Ｃ）発明の目的
本発明の目的は上記欠点に鑑み、制御装置のマイクロプ
ロセッサの共通バスを該マイクロプロセッサとは独立の
サブマイクロプロセッサがアクセスして該マイクロプロ
セッサが動作している時と同様な処理を行い、該マイク
ロプロセッサが実行不可能となった場合においても、適
切な誤り情報の編集を可能とし、それを上位装置に報告
出来るようにして、障害が発生した制御装置の復旧を速
めることを可能とする誤り報告方式を提供することにあ
る。
ロセッサの共通バスを該マイクロプロセッサとは独立の
サブマイクロプロセッサがアクセスして該マイクロプロ
セッサが動作している時と同様な処理を行い、該マイク
ロプロセッサが実行不可能となった場合においても、適
切な誤り情報の編集を可能とし、それを上位装置に報告
出来るようにして、障害が発生した制御装置の復旧を速
めることを可能とする誤り報告方式を提供することにあ
る。
（ｄ）発明の構成
本発明の構成はプロセッサにより制御され上位装置との
インタフェースを持つ制御装置において、該プロセッサ
とは独立なサブプロセッサと、前記プロセッサと接続さ
れるバスを前記サブプロセッサに接続することを可能と
する切替手段と、前記バスを監視して前記プロセッサが
誤り情報の収集と編集を行い前記インタフェースを経て
上位装置に報告することが出来ない障害発生を検出する
障害検出手段とを設け、該障害検出手段が障害を検出し
た場合、前記プロセッサの動作を停止させてサブプロセ
ッサを前記切替手段によりバスに接続し、該サブプロセ
ッサに誤り情報の収集と編集を行わせ、上位装置に報告
させるものである。
インタフェースを持つ制御装置において、該プロセッサ
とは独立なサブプロセッサと、前記プロセッサと接続さ
れるバスを前記サブプロセッサに接続することを可能と
する切替手段と、前記バスを監視して前記プロセッサが
誤り情報の収集と編集を行い前記インタフェースを経て
上位装置に報告することが出来ない障害発生を検出する
障害検出手段とを設け、該障害検出手段が障害を検出し
た場合、前記プロセッサの動作を停止させてサブプロセ
ッサを前記切替手段によりバスに接続し、該サブプロセ
ッサに誤り情報の収集と編集を行わせ、上位装置に報告
させるものである。
（ｅ）発明の実施例
本発明は制御装置のマイクロプロセッサの共通バスをア
クセスすることが出来るサブマイクロプロセ、すを設け
、制御装置のマイクロプロセッサと同様の動作をさせる
ようにしたものである。即ちサブマイクロプロセッサか
ら前記マイクロプロセッサのアドレスバスとそのアドレ
スの内容を示すデータバスとアドレスバス及びデータバ
スの状態を示す制御信号バスからなる共通バスをアクセ
ス出来る構成とすることにより、前記マイクロプロセッ
サが障害発生時に動作する時と同様にサブマイクロプロ
セッサが動作することで、誤り情報の収集及び編集を行
い、上位装置への報告を行うものである。
クセスすることが出来るサブマイクロプロセ、すを設け
、制御装置のマイクロプロセッサと同様の動作をさせる
ようにしたものである。即ちサブマイクロプロセッサか
ら前記マイクロプロセッサのアドレスバスとそのアドレ
スの内容を示すデータバスとアドレスバス及びデータバ
スの状態を示す制御信号バスからなる共通バスをアクセ
ス出来る構成とすることにより、前記マイクロプロセッ
サが障害発生時に動作する時と同様にサブマイクロプロ
セッサが動作することで、誤り情報の収集及び編集を行
い、上位装置への報告を行うものである。
図は本発明の一実施例を示す回路のブロック図である。
制御装置はマイクロプロセッサ１の制御のもとに動作し
ている。従って各被制御部は共通バス６に接続され、共
通バス６はアドレスバス、データバス及び制御信号バス
から構成される。誤り検出回路５は共通ハス６の状態を
監視してマイクロプロセッサ１が誤り情報の収集と編集
が不可能な状態になるような障害の発生を検知すると、
マイクロプロセッサ１に障害発生信号を送出する。
ている。従って各被制御部は共通バス６に接続され、共
通バス６はアドレスバス、データバス及び制御信号バス
から構成される。誤り検出回路５は共通ハス６の状態を
監視してマイクロプロセッサ１が誤り情報の収集と編集
が不可能な状態になるような障害の発生を検知すると、
マイクロプロセッサ１に障害発生信号を送出する。
マイクロプロセッサ１は該障害発生信号により動作を停
止する。サブマイクロプロセッサ２はマイクロプロセッ
サ１の状態をモニタしているため、マイクロプロセッサ
１の動作が停止すると動作を開始し、インタフェース変
換回路３を経て切替回路４を切り替えて共通バス６をイ
ンタフェース変換回路３側に接続させる。インタフェー
ス変換回路３はマイクロプロセッサ１とサブマイクロプ
ロセッサ２との共通バスの相違を変換して同一となるよ
うにするために設けられたものであ−る。従ってマイク
ロプロセッサ１とサブマイクロプロセッサ２の共通バス
が同一ならば不要である。ここでサブマイクロプロセッ
サ２はインタフェース変換回路３と切替回路４を経て共
通バス６をアクセスし、マイクロプロセッサ１が実行す
るのと同様に誤り情報の収集と編集を行い上位装置に報
告する。
止する。サブマイクロプロセッサ２はマイクロプロセッ
サ１の状態をモニタしているため、マイクロプロセッサ
１の動作が停止すると動作を開始し、インタフェース変
換回路３を経て切替回路４を切り替えて共通バス６をイ
ンタフェース変換回路３側に接続させる。インタフェー
ス変換回路３はマイクロプロセッサ１とサブマイクロプ
ロセッサ２との共通バスの相違を変換して同一となるよ
うにするために設けられたものであ−る。従ってマイク
ロプロセッサ１とサブマイクロプロセッサ２の共通バス
が同一ならば不要である。ここでサブマイクロプロセッ
サ２はインタフェース変換回路３と切替回路４を経て共
通バス６をアクセスし、マイクロプロセッサ１が実行す
るのと同様に誤り情報の収集と編集を行い上位装置に報
告する。
例えば共通バス６に接続されたレジスタを読出す場合は
該レジスタのアドレスを共通バス６のアト−レスバスに
送出し、レジスタを読出すための制御信号を制御信号バ
スに送出してレジスタから出力された内容をデータバス
を経由して読取る。このような手順をふんでサブマイク
ロプロセッサ２は誤り情報を収集する。そして該誤り情
報を上位装置に送出するためにセンスハイドを編集する
。その後サブマイクロプロセッサ２はマイクロプロセッ
サ１が上位装置に転送する時と同様に共通バス６を介し
て転送回路を動作させ、前記センスバイトを上位装置に
転送する。
該レジスタのアドレスを共通バス６のアト−レスバスに
送出し、レジスタを読出すための制御信号を制御信号バ
スに送出してレジスタから出力された内容をデータバス
を経由して読取る。このような手順をふんでサブマイク
ロプロセッサ２は誤り情報を収集する。そして該誤り情
報を上位装置に送出するためにセンスハイドを編集する
。その後サブマイクロプロセッサ２はマイクロプロセッ
サ１が上位装置に転送する時と同様に共通バス６を介し
て転送回路を動作させ、前記センスバイトを上位装置に
転送する。
制御装置は近年その保守性を向上させるために制御装置
内にＲＡＳプロセッサと呼ばれるサブプロセッサを設け
たものが多い。このような装置ではインクフェース変換
回路３と切替回路４を追加するのみで、共通バスに接続
される各被制御部はマイクロプロセッサ１が動作してい
る時と同様にサブマイクロプロセッサ２を見ることが出
来るため、少ない回路の追加により信軌性を向上させる
ことが出来る。
内にＲＡＳプロセッサと呼ばれるサブプロセッサを設け
たものが多い。このような装置ではインクフェース変換
回路３と切替回路４を追加するのみで、共通バスに接続
される各被制御部はマイクロプロセッサ１が動作してい
る時と同様にサブマイクロプロセッサ２を見ることが出
来るため、少ない回路の追加により信軌性を向上させる
ことが出来る。
（ｆ）発明の詳細
な説明した如く、本発明は誤り情報を上位装置に報告す
る手段として、極めて有効な方法でありＯＳの適切な再
試行を促し、障害制御装置の復旧時間を短縮し、信幀性
を高める効果がある。
る手段として、極めて有効な方法でありＯＳの適切な再
試行を促し、障害制御装置の復旧時間を短縮し、信幀性
を高める効果がある。
図は本発明の一実施例を示す回路のブロック図である。
１はマイクロプロセッサ、２はサブマイクロプロセッサ
、３はインタフェース変換回路、４は切替回路、５は誤
り検出回路、６は共通バスである。
、３はインタフェース変換回路、４は切替回路、５は誤
り検出回路、６は共通バスである。
Claims (1)
- プロセッサにより制御され上位装置とのインタフェース
を持つ制御装置において、該プロセッサとは独立なサブ
プロセッサと、前記プロセッサと接続されるバスを前記
サブプロセッサに接続することを可能とする切替手段と
、前記バスを監視して前記プロセッサが誤り情報の収集
と編集を行い前記インクフェースを経て上位装置に報告
することが出来ない障害発生を検出する障害検出手段と
を設け、該障害検出手段が障害を検出した場合、前記プ
ロセッサの動作を停止させてサブプロセンサを前記切替
手段によりバスに接続し、該サブプロセッサに誤り情報
の収集と編集を行わせ、上位装置に報告させることを特
徴とする誤り報告方式
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59096942A JPS60239845A (ja) | 1984-05-15 | 1984-05-15 | 誤り報告方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59096942A JPS60239845A (ja) | 1984-05-15 | 1984-05-15 | 誤り報告方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60239845A true JPS60239845A (ja) | 1985-11-28 |
Family
ID=14178372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59096942A Pending JPS60239845A (ja) | 1984-05-15 | 1984-05-15 | 誤り報告方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60239845A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5600791A (en) * | 1992-09-30 | 1997-02-04 | International Business Machines Corporation | Distributed device status in a clustered system environment |
-
1984
- 1984-05-15 JP JP59096942A patent/JPS60239845A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5600791A (en) * | 1992-09-30 | 1997-02-04 | International Business Machines Corporation | Distributed device status in a clustered system environment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000181887A5 (ja) | ||
| KR100194979B1 (ko) | 이중화 프로세서 시스템의 동작모드 결정방법 | |
| JPS592152A (ja) | 障害時のリセツト方式 | |
| JP2943173B2 (ja) | 二重化ファイル記憶装置 | |
| JPS6095663A (ja) | ２重化磁気デイスク装置の自動切換装置 | |
| JP2785754B2 (ja) | データ処理システム | |
| JPH07120296B2 (ja) | ホットスタンバイシステムにおけるエラー制御方式 | |
| KR930010290B1 (ko) | 보조 기억 장치 다중화 상태 관리 방법 | |
| JPH0318207B2 (ja) | ||
| JPH0793173A (ja) | コンピュータネットワークシステムおよびそのコンピュータネットワークシステムの計算機に対するプロセス割り当て方法 | |
| JPH064450A (ja) | 情報変換処理装置および情報転送制御方法 | |
| JPH07271626A (ja) | ディジタル制御システム | |
| JPS60251443A (ja) | プログラマブルコントロ−ラのバツクアツプ装置 | |
| JPS5870495A (ja) | 多重化記憶装置の制御装置 | |
| JPS62113241A (ja) | 障害回復装置 | |
| JPS6339065A (ja) | デ−タ転送装置 | |
| JPS6143739B2 (ja) | ||
| JPS61204719A (ja) | 情報処理システム | |
| JPH05342076A (ja) | 二重書構成のファイル装置 | |
| JPS61220041A (ja) | 障害復旧システム | |
| JPH0581140A (ja) | データ処理装置 | |
| JPS5864556A (ja) | エラ−報告方式 | |
| JPH113289A (ja) | ディスク障害自動復旧装置及び復旧方法 | |
| JPS6172496A (ja) | 二重化情報処理装置のシステム再開方式 | |
| JPS62166401A (ja) | 電子計算機の多重化システム |