JPS6340426A - タイミングｐｌｌ装置 - Google Patents
タイミングｐｌｌ装置Info
- Publication number
- JPS6340426A JPS6340426A JP61183392A JP18339286A JPS6340426A JP S6340426 A JPS6340426 A JP S6340426A JP 61183392 A JP61183392 A JP 61183392A JP 18339286 A JP18339286 A JP 18339286A JP S6340426 A JPS6340426 A JP S6340426A
- Authority
- JP
- Japan
- Prior art keywords
- output
- timing
- circuit
- frequency
- bandpass filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、変復調装置受信部のディジタルタ、イミング
ｐｒ−ｒ−（位相同期回路）に係り、特に残留タイミン
グ位相ジッターを低減する装置に関する。
ｐｒ−ｒ−（位相同期回路）に係り、特に残留タイミン
グ位相ジッターを低減する装置に関する。
変復調装置においては、受信した変調信壮と・Ｗ・僧都
とのタイミングの位相及び周波数を一致させる必要があ
る。
とのタイミングの位相及び周波数を一致させる必要があ
る。
従来装置について第２図を用いて説明する。受信した変
調信号はＡＤ変換器１によって、サンプリングされディ
ジタル信号に変換され、搬送波発生回路４からの直交し
た搬送波ｃｏｓｗｃｔ及び、ｓｊｎ ｗｃｔ （ｗｃ
：搬送波角周波数ｔ＝ｎＴ。
調信号はＡＤ変換器１によって、サンプリングされディ
ジタル信号に変換され、搬送波発生回路４からの直交し
た搬送波ｃｏｓｗｃｔ及び、ｓｊｎ ｗｃｔ （ｗｃ
：搬送波角周波数ｔ＝ｎＴ。
ｎ＝・・・・・・−２，−］、Ｏ，＋１． ＋２・・・
・・・）との積を乗算器２．３によって得、これを復調
ベースバンド信号を得る。これらの出力はデータを再生
するために自動等花器７へ出力される一方。
・・・）との積を乗算器２．３によって得、これを復調
ベースバンド信号を得る。これらの出力はデータを再生
するために自動等花器７へ出力される一方。
タイミング抽出のために帯域通過フィルタ８，９に出力
される。このフィルタのカットオフ周波数はシンボル送
出間隔をＴ （ｓｅｃ）とするとき、１／２Ｔ（Ｈｚ）
にする。これらの出力を乗算器１０．１１によって二乗
し、これらの和を加算器１２によって行ない、ｌ／Ｔ（
Ｈｚ）をカットオフ周波数とする帯域通過フィルタ１３
に出力される。この出力信号は第３図に示すような受信
変調波から抽出した１／Ｔ（ｌ（ｚ）の周波数の離散信
号となる。この出力はりサンプリング回路１４によって
、Ｔ区間に出力される４つの信号のうち一つだけをとり
出し、正負判定回路１５に出力される。（尚、帯域通過
フィルタ１３以前は、］／４ＸＴ（Ｈｚ）で動作してい
るものとする）そしてこの出力は平均化回路１６によっ
て平均化され、リサンプリング回路１４によって選出し
た信号が平均され、正か負か２値の出力となる。発振回
路２１から出力されたクロック信号は可変分周回路２２
によって分周され、ＡＤ変換器１へ出力されて、サンプ
リングするタイミング周波数及び位相を決定する一方、
受信部のシステムクロック信誇として用いられる。平均
化回路１６の出力が正の場合、可変分周回路２２の分周
数を一時多くすることにより可変分周回路２２の出力タ
イミング信号の位相を遅らせる。逆に平均化回路１６の
出力が負の場合には周波数を一時少なくしてタイミング
信号の位相を進ませる。こうした制御を行なうことによ
って、第３図に示したように零クロス点（・）に落ちつ
く。つまり、この位相でＰＬＬがかかることになる。
される。このフィルタのカットオフ周波数はシンボル送
出間隔をＴ （ｓｅｃ）とするとき、１／２Ｔ（Ｈｚ）
にする。これらの出力を乗算器１０．１１によって二乗
し、これらの和を加算器１２によって行ない、ｌ／Ｔ（
Ｈｚ）をカットオフ周波数とする帯域通過フィルタ１３
に出力される。この出力信号は第３図に示すような受信
変調波から抽出した１／Ｔ（ｌ（ｚ）の周波数の離散信
号となる。この出力はりサンプリング回路１４によって
、Ｔ区間に出力される４つの信号のうち一つだけをとり
出し、正負判定回路１５に出力される。（尚、帯域通過
フィルタ１３以前は、］／４ＸＴ（Ｈｚ）で動作してい
るものとする）そしてこの出力は平均化回路１６によっ
て平均化され、リサンプリング回路１４によって選出し
た信号が平均され、正か負か２値の出力となる。発振回
路２１から出力されたクロック信号は可変分周回路２２
によって分周され、ＡＤ変換器１へ出力されて、サンプ
リングするタイミング周波数及び位相を決定する一方、
受信部のシステムクロック信誇として用いられる。平均
化回路１６の出力が正の場合、可変分周回路２２の分周
数を一時多くすることにより可変分周回路２２の出力タ
イミング信号の位相を遅らせる。逆に平均化回路１６の
出力が負の場合には周波数を一時少なくしてタイミング
信号の位相を進ませる。こうした制御を行なうことによ
って、第３図に示したように零クロス点（・）に落ちつ
く。つまり、この位相でＰＬＬがかかることになる。
尚、平均化回路１６には、ランダムウオークフィルタが
用いられることが多い。つまり、リサンプリング回路１
４の出力信号の正負により、ランダムウオークフィルタ
のアップ・ダウンを行ない、オーバフローもしくはアッ
プフロー発生時に可変分周回路２２の分周数を一時多く
、もしくは少なくしてＰＬＬ制御を行なう。
用いられることが多い。つまり、リサンプリング回路１
４の出力信号の正負により、ランダムウオークフィルタ
のアップ・ダウンを行ない、オーバフローもしくはアッ
プフロー発生時に可変分周回路２２の分周数を一時多く
、もしくは少なくしてＰＬＬ制御を行なう。
多値ＱＡＭ変調方式では、多値のため、送信点距離がお
互いに小さくなり、識別余裕が非常に小さくなってしま
う。更にまた、多値化により、パターンジッターが多く
なり、性能劣化を引き起こすことから、タイミング位相
のズレを極端に小さくする必要がある。こうしたパター
ンジッターを含んだ位相ジッターを小さくするためには
、平均化回路１６の平均する時間を長くすればよい。と
ころが、受信変調波信号と受信部との周波数ずれがあっ
た場合には、平均化時間を長くしたことによって、応答
が遅くなり、受信変調波信号に追従できなくなってしま
う。つまり、平均化回路１６によって、タイミング位相
と周波数と両方を制御しようとするため発生する問題で
ある。
互いに小さくなり、識別余裕が非常に小さくなってしま
う。更にまた、多値化により、パターンジッターが多く
なり、性能劣化を引き起こすことから、タイミング位相
のズレを極端に小さくする必要がある。こうしたパター
ンジッターを含んだ位相ジッターを小さくするためには
、平均化回路１６の平均する時間を長くすればよい。と
ころが、受信変調波信号と受信部との周波数ずれがあっ
た場合には、平均化時間を長くしたことによって、応答
が遅くなり、受信変調波信号に追従できなくなってしま
う。つまり、平均化回路１６によって、タイミング位相
と周波数と両方を制御しようとするため発生する問題で
ある。
ｃ問題点を解決するための手段〕
このような問題を解決するために本発明では、タイミン
グ位相を制御する回路とタイミング周波数差を吸収する
回路とを設けることによってタイミング位相ジッターが
小さく、かつタイミング周波数差があっても、追従する
ことができる。
グ位相を制御する回路とタイミング周波数差を吸収する
回路とを設けることによってタイミング位相ジッターが
小さく、かつタイミング周波数差があっても、追従する
ことができる。
タイミング位相を制御する回路は、従来の平均化回路１
６と同構成とし、平均化時間を充分長くする。タイミン
グ周波数差を吸収する回路は、正負判定回路１５の出力
信号を上記回路の平均時間よりも更に極端に長い時間で
平均を行ない、この出力により、ＮＸＴ （ｓｅｃ）に
−回定期的に可変分周回路２２の分周数を変更する。Ｎ
は、平均した結果により、その出力が大きい場合には、
Ｎを小さく、出力が小さい場合にはＮを大きくする。
６と同構成とし、平均化時間を充分長くする。タイミン
グ周波数差を吸収する回路は、正負判定回路１５の出力
信号を上記回路の平均時間よりも更に極端に長い時間で
平均を行ない、この出力により、ＮＸＴ （ｓｅｃ）に
−回定期的に可変分周回路２２の分周数を変更する。Ｎ
は、平均した結果により、その出力が大きい場合には、
Ｎを小さく、出力が小さい場合にはＮを大きくする。
（出力が負の場合には、その絶対値が大きい場合にＮを
小さくする）。定期的に分周数を変更することは、定期
的にタイミング位相を変えることになり、これは周波数
を変えることに相当する。
小さくする）。定期的に分周数を変更することは、定期
的にタイミング位相を変えることになり、これは周波数
を変えることに相当する。
例えば、平均化回路の出力が零に近い程、周波数差が少
ないことになり、分周数の変更を非常に長い時間毎に行
なえば、周波数差がなくなることになり、追従できるこ
とになる。
ないことになり、分周数の変更を非常に長い時間毎に行
なえば、周波数差がなくなることになり、追従できるこ
とになる。
以下、本発明によるタイミングＰＬＬ装置の一実施例を
第１図により説明する。正負判定回路１５までの動作は
従来装置と同様であるので説明を省略する。正負判定回
路２５の出力は平均化回路１６．１７に出力される。平
均化回路１６の平均時間は、位相ジッターを充分吸収し
得る程の充分の長さとする。平均化回路１７の平均化時
間はそれ以−１；に更に長い。平均化回路１７の出力は
、アップ・ダウンカウンタ１８に出力される。平均化回
路１７はランダムウオークフィルタで構成され、オーバ
フロ一時にアップ・ダウンカウンタ１８を＋１し、アン
ダンロ一時に−１する。
第１図により説明する。正負判定回路１５までの動作は
従来装置と同様であるので説明を省略する。正負判定回
路２５の出力は平均化回路１６．１７に出力される。平
均化回路１６の平均時間は、位相ジッターを充分吸収し
得る程の充分の長さとする。平均化回路１７の平均化時
間はそれ以−１；に更に長い。平均化回路１７の出力は
、アップ・ダウンカウンタ１８に出力される。平均化回
路１７はランダムウオークフィルタで構成され、オーバ
フロ一時にアップ・ダウンカウンタ１８を＋１し、アン
ダンロ一時に−１する。
１／゛ｒｌｚ）をクロックとするカウンタ１９を動作さ
せ、アップ・ダウンカウンタ１８の出力値で、ある値Ｋ
を割算回路２３によって割算し、この結果とカウンタ１
９の値とが一致した時点で、可変分周回路２２の分周数
を一時変更する。カウンタ１９はアップ・ダウンカウン
タ１８の出力が零である場合を除いて常時動作している
ため、アップ・ダウンカウンタ１８の出力が変化しない
限り、一定周期で分周数が変更される。但し、ここで、
アップ・ダウンカウンタ１８の出力が正の場合には、カ
ウンタ１９は＋１とカウントアンプし、負の場合には−
１とカウントダウンする。また。
せ、アップ・ダウンカウンタ１８の出力値で、ある値Ｋ
を割算回路２３によって割算し、この結果とカウンタ１
９の値とが一致した時点で、可変分周回路２２の分周数
を一時変更する。カウンタ１９はアップ・ダウンカウン
タ１８の出力が零である場合を除いて常時動作している
ため、アップ・ダウンカウンタ１８の出力が変化しない
限り、一定周期で分周数が変更される。但し、ここで、
アップ・ダウンカウンタ１８の出力が正の場合には、カ
ウンタ１９は＋１とカウントアンプし、負の場合には−
１とカウントダウンする。また。
零の場合には割り算及び、カウンタ１９は動作しない。
平均化回路１６の出力とカウンタ９の出力を加算器２０
で加算し、両者の出力により可変分周回路２２の分周数
を変更制御する。
で加算し、両者の出力により可変分周回路２２の分周数
を変更制御する。
以上のような動作をさせることによって、平均化回路１
７．アンプ・ダウンカウンタ１８．割算回路２３．カウ
ンタ１９の紹合せで、周波数差を吸収することができる
。これにより、平均化回路１６は、タイミング位相差を
吸収すればよくなるので、平均時間を充分長くすること
ができ、タイミング位相ジッターが少なくなり、性能劣
化は殆んどなくなる。また周波数ズレに対する追従能力
もある。
７．アンプ・ダウンカウンタ１８．割算回路２３．カウ
ンタ１９の紹合せで、周波数差を吸収することができる
。これにより、平均化回路１６は、タイミング位相差を
吸収すればよくなるので、平均時間を充分長くすること
ができ、タイミング位相ジッターが少なくなり、性能劣
化は殆んどなくなる。また周波数ズレに対する追従能力
もある。
本発明によれば、タイミング位相差の制御と周波数差の
制御とを５１１１回路で構成することにより、タイミン
グ位相ジッターを充分抑圧すると同時に周波数差の追従
能力もある。更に、周波数の変更を制御するにあたり、
位相制御に使用する可変分周回路の分周数を変更すると
いう同じ制御回路を用いることにより、バー１（ウェア
の増大も殆んどない。
制御とを５１１１回路で構成することにより、タイミン
グ位相ジッターを充分抑圧すると同時に周波数差の追従
能力もある。更に、周波数の変更を制御するにあたり、
位相制御に使用する可変分周回路の分周数を変更すると
いう同じ制御回路を用いることにより、バー１（ウェア
の増大も殆んどない。
第１図は本発明の一実施例ブロック図、第２図は従来装
置のブロック図、第３図はタイミング抽出信叶波形図で
ある。 １６．１７：平均化回路、 １８ ： ＵＰ／ＤＯＷＮカウンタ、１９：カウンタ、
２０：加算回路、２１：発振回路、２２：可変分周回路
、２３：割算回路。 、・′・ノ
置のブロック図、第３図はタイミング抽出信叶波形図で
ある。 １６．１７：平均化回路、 １８ ： ＵＰ／ＤＯＷＮカウンタ、１９：カウンタ、
２０：加算回路、２１：発振回路、２２：可変分周回路
、２３：割算回路。 、・′・ノ
Claims (1)
- 直交した搬送波によって復調を行ない、その復調出力の
同相成分、直交成分各々に対して変調タイミングの１／
２の周波数の通過を持つ、第１、第２の帯域フィルタに
よって抽出された信号をそれぞれ２乗し、その結果の両
者の和をとり、変調タイミングと同一の周波数の通過域
を持つ第３の帯域フィルタに入力し、その結果を用いて
タイミング位相の同期を行なうタイミングＰＬＬ装置に
おいて、第３の帯域フィルタの出力を再サンプリングし
て平均化する第１の手段と更に長い時間で平均化し、そ
の平均結果の大小により、分周数変更の周期を決定する
手段との両者の結果により、可変分周回路の分周数を変
更し、タイミング位相制御を行なうことを特徴としたタ
イミングＰＬＬ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61183392A JPS6340426A (ja) | 1986-08-06 | 1986-08-06 | タイミングｐｌｌ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61183392A JPS6340426A (ja) | 1986-08-06 | 1986-08-06 | タイミングｐｌｌ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6340426A true JPS6340426A (ja) | 1988-02-20 |
Family
ID=16134971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61183392A Pending JPS6340426A (ja) | 1986-08-06 | 1986-08-06 | タイミングｐｌｌ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6340426A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55136755A (en) * | 1979-04-12 | 1980-10-24 | Meisei Electric Co Ltd | Carrier synchronizing system for psk signal |
| JPS6052147A (ja) * | 1983-09-01 | 1985-03-25 | Nec Corp | タイミング同期方式 |
| JPS6076846A (ja) * | 1983-10-01 | 1985-05-01 | Nippon Telegr & Teleph Corp <Ntt> | キヤリア再生用ｐｌｌ |
| JPS60236327A (ja) * | 1984-05-09 | 1985-11-25 | Mitsubishi Electric Corp | 信号初期捕捉装置 |
-
1986
- 1986-08-06 JP JP61183392A patent/JPS6340426A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55136755A (en) * | 1979-04-12 | 1980-10-24 | Meisei Electric Co Ltd | Carrier synchronizing system for psk signal |
| JPS6052147A (ja) * | 1983-09-01 | 1985-03-25 | Nec Corp | タイミング同期方式 |
| JPS6076846A (ja) * | 1983-10-01 | 1985-05-01 | Nippon Telegr & Teleph Corp <Ntt> | キヤリア再生用ｐｌｌ |
| JPS60236327A (ja) * | 1984-05-09 | 1985-11-25 | Mitsubishi Electric Corp | 信号初期捕捉装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5610946A (en) | Radio communication apparatus | |
| EP0526573B1 (en) | Clock recovery circuit without jitter peaking | |
| CA1238086A (en) | Data transmission using a transparent tone-in band system | |
| JPS5825746A (ja) | 搬送波再生回路 | |
| US4827488A (en) | Demodulator for PSK-modulated signals | |
| CA1256171A (en) | Four phase psk demodulator | |
| JPS6340426A (ja) | タイミングｐｌｌ装置 | |
| US4789995A (en) | Synchronous timer anti-alias filter and gain stage | |
| JP2570126B2 (ja) | 復調装置 | |
| JPH04207802A (ja) | デジタル型ｆｍ信号復調装置 | |
| JP2518860B2 (ja) | 位相同期回路 | |
| JPS5835429B2 (ja) | 搬送波再生回路 | |
| JP3074293B2 (ja) | 受信機 | |
| SU1046943A1 (ru) | Коррел ционный приемник сложных фазоманипулированных сигналов | |
| JP2553643B2 (ja) | キャリア同期装置 | |
| JP2874450B2 (ja) | 復調器 | |
| JPH0697970A (ja) | 搬送波再生回路 | |
| JPH06105898B2 (ja) | 干渉補償回路 | |
| SU259972A1 (ru) | Следящий фильтр с перекрестной демодуляцией и программным управлением | |
| JP3274203B2 (ja) | Ｍｓｋ復調器のクロック再生回路 | |
| JPH01117451A (ja) | 復調回路 | |
| JPS59119950A (ja) | 搬送波再生回路 | |
| JPS60144042A (ja) | タイミング抽出方式 | |
| JPS62200848A (ja) | 復調方式 | |
| JPH02203645A (ja) | 準同期型復調器 |