JPS6342276B2

JPS6342276B2 -

Info

Publication number: JPS6342276B2
Application number: JP57094692A
Authority: JP
Inventors: Tetsuo Nishimoto
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1982-06-04
Filing date: 1982-06-04
Publication date: 1988-08-22
Also published as: US4554857A; JPS58211789A

Description

【発明の詳細な説明】この発明は周波数変調演算その他の演算によつ
て楽音を合成する方式の楽音合成装置に関し、特
に、周波数変調演算あるいはその他の演算のため
の演算ユニツト（オペレータ）を複数具備し、こ
れらの演算ユニツト間の入出力接続組合せを奏者
が自由に設定し得るようにしたシンセサイザタイ
プの楽音合成装置に関する。

可聴帯域の周波数変調演算もしくはそれに類似
した演算によつて所望音色の楽音を合成する方法
もしくは装置は、米国特許第4018121号明細書
（対応日本特許出願、特開昭50−126406号）ある
いは特開昭55−7733号明細書等で知られている。
現在では、そのような周波数変調演算による楽音
合成をより効果的に行なうために、複数の演算ユ
ニツトを用い、この演算ユニツトを適宜組み合わ
せることにより所定音色の楽音を合成することが
試みられている。しかしながら、上述した従来の
楽音合成装置を用いた電子楽器では、演算ユニツ
トの組合せすなわち周波数変調演算のアルゴリズ
ムは所定音色に対応して予じめ設定されており、
奏者は単に音色選択スイツチを操作することによ
り望みの音色が選択できるだけにすぎなかつた。
すなわち、奏者が演算ユニツトの組合せすなわち
周波数変調演算のアルゴリズムを自由に設定でき
たわけではなく、音色選択スイツチで音色選択操
作をした結果として何らかの周波数変調演算アル
ゴリズムが楽器内部で選択されていたにすぎなか
つた。しかも、従来の電子楽器では、周波数変調
演算アルゴリズムの選択を目的としていたわけで
はなくあくまでも所定音色の合成を目的としてい
たため、多種類のアルゴリズムが準備されていた
わけではなく、せいぜい多項演算あるいは多重演
算の単純な切換えがなされていたにすぎなかつ
た。

一方、電子楽器の分野においては、予じめ設定
された音色を音色選択スイツチによつて選択する
タイプの電子楽器に限らず、ミユージツクシンセ
サイザのように奏者が任意の音（音色）を様々な
スイツチ及びボリユーム操作にもとづき自ら作り
出すタイプのものも存在する。後者のタイプのも
のは、電子楽器の楽器としての音楽的可能性を追
求する面で優れた特徴を発揮する。しかしなが
ら、従来のミユージツクシンセサイザは電圧電流
制御型回路を用いたアナログ制御型装置であり、
その方式を周波数変調演算方式のデイジタル電子
楽器に適用するには限界があつた。そこで、周波
数変調演算方式の楽音合成装置においても、奏者
が任意の音（音色）を自由に合成できるシンセサ
イザタイプのものが出現することが望まれてい
た。同様の要求は、周波数変調演算方式の楽音合
成装置に限らず、その他の演算、例えば特開昭53
−48720号明細書中に示されたような可聴帯域の
振幅変調演算、による楽音合成方式を採用する楽
音合成装置にも存在する。

この発明の目的は、周波数変調演算あるいは振
幅変調演算のように１乃至複数の位相信号または
波形信号を用いた変調演算によつて楽音を合成す
る方式の楽音合成装置において、任意の音（音
色）を自由に合成することができる楽音合成装置
を提供することにある。この目的は、変調演算の
アルゴリズムを任意に可変設定し得るようにする
ことによつて実現される。第１、第２および第３
の入力を有し、第１および第２の入力に加わる信
号に基づきその一方の信号を変調用の信号とする
とともに他方の信号を被変調用の信号として所定
の波形発生のための変調演算を実行して波形信号
を出力するとともに、第３の入力に加わる制御信
号に基づき該変調演算における変調指数または出
力信号レベルを制御する複数の演算ユニツトが複
数設けられる。各演算ユニツトの接続組合せ（最
終的に１乃至複数の演算ユニツトの出力波形信号
を加算合成して楽音信号を得る際の合成系列数お
よび１つの系列において前段の演算ユニツトの出
力波形信号を次段の演算ユニツトの第１または第
２の入力に加えるように縦続接続される演算ユニ
ツトの数）を可変設定するための設定手段と、こ
の設定手段で設定された接続組合せに従つて各演
算ユニツトの接続を切換える接続切換手段とが設
けられる。１つの演算ユニツトにおいて実行され
る演算を１単位とし、複数の演算単位が様々な態
様で組合わさることにより周波数変調演算あるい
は振幅変調演算における様々なアルゴリズムが実
現される。このように変調演算のアルゴリズムが
奏者によつて自由に設定されるようになることに
よつて、奏者による自由な音（音色）の合成が可
能となる。各演算ユニツトにおける演算パラメー
タを自由に設定できるようにすることができ、そ
のことによつて同じアルゴリズム（接続組合せ）
において更に様々な音（音色）の合成が可能とな
る。

設定手段に関連して、そこで現在設定されてい
る各演算ユニツトの接続組合せを表示する表示手
段が設けられるのが好ましい。そのような表示手
段は、奏者がどのような演算アルゴリズムを設定
したのかを表示し、これにより設定変更操作の際
に奏者に非常に役立てることができ、シンセサイ
ザとしての機能を高めるのに寄与する。

一例として、各演算ユニツトの入出力の接続組
合せが複数組予じめ準備されており、設定手段は
その中の１組を選択するための手段を含む。各組
はアルゴリズム番号によつて区別され、アルゴリ
ズム番号選択操作に応じて選択されたアルゴリズ
ム番号に対応する各演算ユニツトの接続組合せが
表示手段によつて表示される。設定手段は、アル
ゴリズム番号選択手段のみならず、任意の演算ユ
ニツトの出力を禁止するための手段を含んでいて
もよい。このような禁止手段の活用によつて、予
じめ準備されていなかつた演算アルゴリズムを作
成する（アルゴリズム番号に対応するアルゴリズ
ムを変更する）ことができる。

設定手段として、予じめ準備されたアルゴリズ
ムを選択する手段を用いずに、演算ユニツトの番
号を指示するキーと、入出力接続フアンクシヨン
を指示するフアンクシヨンキーとの組合せによつ
て任意のアルゴリズムを設定するようにしたもの
を用いることも可能である。また、CRTデイス
プレイ装置とライトペンを用いてデイスプレイ上
の各演算ユニツト間を所望の接続態様でなぞるこ
とにより任意のアルゴリズムを設定するようにす
ることも可能である。

周波数変調演算あるいは振幅変調演算において
は、演算ユニツトの出力を自己の入力の１つに帰
還する巡回型の演算ユニツトを用いることが有効
であることが確められている。周波数変調演算に
おけるそのような巡回型演算ユニツトの一例とし
て特開昭55−7733号明細書に示されたものが存在
する。巡回型演算回路は、倍音成分が豊富でしか
も低次倍音ほどレベルが高く高次倍音になるほど
レベルが低くなる単調減少傾向の応用度の高いス
ペクトル分布をもつ信号を合成することができ、
かつ自己の出力から自己の入力に帰還させる信号
の回帰率を制御することにより倍音数を容易に制
御できるという利点を有している。従つて、複数
の演算ユニツトのうち任意のものにそのような巡
回型演算回路を用いることは有利である。その場
合、どの演算ユニツトを巡回型としているかを明
らかにすることは演算パラメータの設定の仕方そ
の他楽音合成のための設定操作を行なう上で極め
て重要である。そこで、実施例においては、表示
手段で各演算ユニツトの接続組合せを表示すると
き、巡回型演算回路として使用される演算ユニツ
トの表示に対して巡回型であることを示す所定の
付加表示を付加するようにしている。

演算アルゴリズムの設定の仕方によつては、複
数系列で合成した信号を最終的に加算して楽音信
号として出力する場合が生じる。そのような場
合、加算系列の数に応じて出力楽音信号のレベル
が変動することになり、好ましくない。そこで、
この発明においては、各アルゴリズムにおける加
算系列の数に応じて出力楽音信号のレベルを自動
調整する手段を設け、設定されたアルゴリズムつ
まり演算ユニツトの接続組合せの態様にかかわり
なく、常に出力楽音信号のレベルが一定水準に保
たれるようにしている。

各演算ユニツトは各々のハードウエアを個別に
設けてもよいが、１台分の演算ユニツトハードウ
エアだけを設け、この１台のハードウエアを複数
の演算ユニツトによつて時分割的に使用するのが
経済的である。図面に示す実施例において、演算
ユニツトに対応する用語として「オペレータ」が
用いられている。

各演算ユニツトの入出力の接続において、出力
と入力とを接続する場合は単純な接続でもさしつ
かえないが、出力同士を接続する場合は加算ある
いは減算等何らかの演算要素を含む接続となる。
従つて、この発明において入出力接続とは、単純
な配線接続に限らず、加算的もしくは減算的な接
続を含むものとする。

以下添付図面を参照してこの発明の一実施例を
詳細に説明しよう。

第１図は周波数変調演算による楽音合成装置を
採用する電子楽器にこの発明を適用した一実施例
を示すもので、１音分の楽音信号を合成するため
の周波数変調演算を６個のオペレータすなわち演
算ユニツトを用いて行なうようにしている。オペ
レータOPは楽音発生器１０に含まれている。こ
の実施例では、基本的な周波数変調演算を行なう
ための１個分のオペレータOPのハードウエアを
楽音発生器１０に設け、これを６個のオペレータ
に夫々対応する６個のタイムスロツトで時分割使
用することにより事実上６個の独立したオペレー
タの演算機能を実現するようにしている。また、
この実施例の電子楽器の同時最大発音数は16音で
あり、各音に対応する演算は１個のオペレータを
16個のタイムスロツトで時分割使用することによ
り行なわれる。各音に対応する16個の時分割タイ
ムスロツトを楽音発生チヤンネルもしくは単にチ
ヤンネルという。

各チヤンネルと各オペレータの時分割タイムス
ロツトの一例を第２図ａ，ｂに示す。チヤンネル
タイミングは、１番目から16番目までのチヤンネ
ルに対応するタイムスロツトがクロツクパルスφ
に同期して順次並んでおり、これらが順次繰返
す。オペレータタイミングは、１個のオペレータ
に対応するタイムスロツトがチヤンネルタイミン
グの16タイムスロツト分の時間幅に相当し、オペ
レータ６からオペレータ１までのタイムスロツト
OP６〜OP１が順次並んでいる。例えば、オペレ
ータ６のタイムスロツトOP６における１番目の
チヤンネルのタイムスロツトでは、１番目のチヤ
ンネルに割当てられた音に関するオペレータ６に
おける演算が実行される。また、オペレータ５の
タイムスロツトOP５における１番目のチヤンネ
ルのタイムスロツトでは、１番目のチヤンネルに
割当てられた音に関するオペレータ５における演
算が実行される。こうして、16チヤンネル分の全
楽音に関する６個のオペレータにおける時分割演
算が１巡する期間は、16×６＝96個分のクロツク
パルスφに対応する96タイムスロツトである。
尚、以下、オペレータタイミングの各タイムスロ
ツトOP６〜OP１に対応するオペレータを６，
５，４，３，２，１なる番号で区別するものとす
る。第２図ｃのタイミング信号1Y16は16タイム
スロツト（以下、時間の単位の表現としてタイム
スロツトという用語を用いるとき、１タイムスロ
ツトはクロツクパルスφの１周期である）の周期
で１番目のチヤンネルタイミングでパルスが発生
するものである。タイミング信号95Y96はオペレ
ータ１のタイムスロツトOP１において15番目の
チヤンネルタイミングでパルスが発生し、96タイ
ムスロツトを１周期とするものである。タイミン
グ信号96Y96はオペレータ１のタイムスロツト
OP１において16番目のチヤンネルタイミングで
パルスが発生し、96タイムスロツトを１周期とす
るものである。

第１図において、キースイツチ回路１１は鍵盤
の各鍵に対応するキースイツチを含んでおり、各
鍵の押圧及び離鍵に対応する出力を生じる。キー
アサイナ１２はキースイツチ回路１１の出力に応
じて押圧鍵に対応する楽音の発音を16個の前記チ
ヤンネルのいずれかに割当てる処理を行なう。各
チヤンネルに割当てられた押圧鍵を示すキーコー
ドKCと、その鍵の押圧が持続しているかあるい
は離鍵されたかを示すキーオン信号KONとが、
第２図ａに示すチヤンネルタイミングに同期して
キーアサイナ１２から時分割的に出力される。キ
ーコードKCは位相発生器１３に与えられる。位
相発生器１３は、キーコードKCによつて示され
た鍵の楽音周波数ωに対応するレートで値が変化
する位相角情報ωtを出力する。後述するように、
周波数変調演算のパラメータの１つとして周波数
制御係数ｋが位相発生器１３に入力されるように
なつており、ｋ＝１のとき出力位相角情報はωt
であるが、ｋ≠１のときは周波数ωが変更され、
出力位相角情報はkωtとなる。

位相発生器１３において、キーコードKCは加
算器１４に加えられ、周波数制御係数ｋと加算さ
れる。加算器１４は係数ｋに応じてキーコード
KCの値を変更するためのものである。周波数ナ
ンバ発生器１５は加算器１４の出力に応じて単位
時間（96タイムスロツト）当たりの位相変化分を
示す数値データすなわち周波数ナンバを発生す
る。キーコードKCの下位２ビツトのデータをそ
れよりも下位ビツトに繰返し付加することにより
対数表示の周波数ナンバを得ることができること
が既に知られている（例えば特開昭55−142397号
公報参照）。キーコードKCはそのような対数表示
の周波数ナンバの形で加算器１４に入力される。
対数表示の周波数ナンバ（これはリニア表示の角
周波数ωに対応する）に係数ｋが加算されること
により、「kω」なる積を求めるのと同等の演算が
行なわれる。周波数ナンバ発生器１５は対数−リ
ニア変換器によつて構成し、対数表示の周波数ナ
ンバをリニア表示の周波数ナンバkωに変換する。

加算器１６と96ステージ／22ビツトのシフトレ
ジスタ１７及びゲート１８はアキユムレータを構
成しており、周波数ナンバ発生器１５で発生され
た周波数ナンバkωを96タイムスロツト周期で繰
返し加算する。加算器１４に与えられる周波数制
御係数ｋは、第２図ｂに示すオペレータタイミン
グに従つて各オペレータ毎に時分割で与えられ
る。従つて、周波数ナンバ発生器１５からは、各
チヤンネルに割当てられた16個の周波数ナンバω
と各オペレータ毎の６個の係数ｋとの積に相当す
る合計96個の周波数ナンバkωが96タイムスロツ
トの間で時分割的に出力される。従つて、周波数
ナンバ発生器１５から出力される周波数ナンバ
kωは96タイムスロツトを１周期として繰返す信
号である。

96タイムスロツト分の異なる周波数ナンバkω
の累算値を保持するために、シフトレジスタ１７
は96ステージを有しており、クロツクパルスφに
よつてシフト制御される。このシフトレジスタ１
７の出力はゲート１８を介して加算器１６に与え
られ、発生器１５から与えられる周波数ナンバ
kωに加算される。こうして96個の各周波数ナン
バkωは96タイムスロツト毎に夫々アキユムレー
トされ、該周波数ナンバの他に対応するレートで
繰返し変化する位相角情報kωtが得られる。ここ
で、ｋ＝１であればkωt＝ωtであり、位相角情報
ωtは押圧鍵の基本周波数に対応する。以下、ｋ
＝１の場合も含めて、位相発生器１３の出力位相
角情報をkωtで示す。

ゲート１８は位相角情報kωtの値を初期設定す
るためのものである。楽音信号の位相角を鍵押圧
開始時に同期して初期設定するようにすることが
でき、そのためにシンクロスイツチ１９が設けら
れている。シンクロスイツチ１９がオフにしてあ
る場合は、その出力信号“０”がナンド回路２０
で反転され、ゲート１８に常に“１”が加わり、
ゲート１８が常に開かれている。シンクロスイツ
チ１９がオンされると、その出力信号“１”がナ
ンド回路２０に加わり、ナンド回路２０の出力信
号はアンド回路２１から与えられるキーオンパル
スKPに応じて定まる。キーオンパルスKPが
“０”のときはナンド回路２０の出力は“１”で
あり、ゲート１８が開放され、周波数ナンバkω
のアキユムレートが可能となつている。キーオン
信号KONを96ステージ／１ビツトのシフトレジ
スタ２２で96タイムスロツト遅延し、その遅延信
号をインバータ２３で反転したものがアンド回路
２１の一方入力に加わり、他の入力にはキーオン
信号KONがそのまま加わる。96タイムスロツト
前のキーオン信号KONが“０”のときインバー
タ２３の出力は“１”である。従つて、キーアサ
イナ１２から出力されたキーオン信号KONが
“１”のとき、その96タイムスロツト前のキーオ
ン信号KONが“０”であつたならばアンド回路
２１の条件が成立し、キーオンパルスKPが“１”
となる。このキーオンパルスKPによつてナンド
回路２０の条件が成立し、ナンド回路２０からゲ
ート１８に“０”が与えられ、該ゲート１８が遮
断される。ゲート１８の遮断により、レジスタ１
７に保持されていた累算値がクリアされる。

新たに鍵が押圧されたとき、その鍵が割当てら
れたチヤンネルのキーオン信号KONは“０”か
ら“１”に立上る。従つて、鍵押圧開始時にその
鍵が割当てられたチヤンネルのタイムスロツトで
キーオンパルスKPが発生する。キーオン信号
KONがシフトレジスタ２２で96タイムスロツト
遅延される間にチヤンネルタイミングは６巡す
る。従つて、キーオンパルスKPは各オペレータ
のタイムスロツトOP６〜OP１内で夫々１回づつ
発生する。こうして、鍵押圧開始時においてその
鍵が割当てられたチヤンネルに関するレジスタ１
７の古い累算値（各オペレータ毎の累算値）がす
べてクリアされ、所定の初期位相（例えば位相角
０度）から位相角の計算が開始されることにな
る。周波数変調演算による楽音合成においては、
得られる楽音の倍音構成に搬送信号及び変調信号
の位相が及ぼす影響が無視できないため、上述の
ように全オペレータに関する位相角情報を初期設
定することは極めて有効である。

位相発生器１３から発生された位相角情報kωt
は楽音発生器１０（特にオペレータOP）に入力
される。楽音発生器１０はオペレータOPとアル
ゴリズム切換用ゲート及びレジスタ部２４とを含
んでいる。オペレータOPは搬送信号の位相角情
報と変調信号の情報とにもとづき基本的な周波数
変調演算を行なうもので、搬送信号の位相角情報
として位相発生器１３からの位相角情報kωtが使
用され、変調信号の情報として他のオペレータの
出力信号が使用される。１台のオペレータOPは、
１オペレータにつき16タイムスロツトの幅でかつ
96タイムスロツト周期で時分割的に供給される位
相角情報kωt（またはωt）に応じて各オペレータ
タイムスロツトOP６〜OP１において各々に対応
する周波数変調演算を時分割で実行する。アルゴ
リズム切換用ゲート及びレジスタ部２４は、奏者
によつて設定されたアルゴリズムに応じて各オペ
レータ６〜１の入出力の接続組合せを実現するた
めのものである。各オペレータ６〜１は時分割タ
イムスロツトOP６〜OP１の形態をとつているの
で、ゲート及びレジスタ部２４では、或るオペレ
ータタイムスロツトにおけるオペレータOPの出
力を一時記憶し、一時記憶したオペレータ出力を
入出力接続組合せに応じた所定のオペレータタイ
ムスロツトにおいてオペレータOPの入力側に変
調信号として入力するようにしている。

オペレータOPで用いる演算パラメータのうち
変調指数Ｉ（ｔ）もしくは振幅係数Ａ（ｔ）等押鍵
中の時間経過に伴なつてその値が変化するものは
エンベロープ発生器２５から与えられる。アルゴ
リズム切換用ゲート及びレジスタ部２４における
ゲート切換動作あるいはレジスタ記憶動作等を制
御する信号はシーケンスコード発生器２６から与
えられる。シーケンスコード発生器２６は、設定
部２７で設定されたオペレータの接続組合せすな
わちアルゴリズムに応じてゲート及びレジスタ部
２４におけるシーケンシヤルな動作を制御するた
めのコード（制御信号）を発生する。

設定部２７は、各オペレータ６〜１の入出力の
接続組合せを可変設定するためのものであり、一
般にこの設定は奏者のマニユアル操作によつて行
なう。設定部２７において、スイツチ及び表示器
２８〜３４、Ｕ−SW、Ｄ−SWは電子楽器の前
面パネル部に配列され、奏者が操作し易くかつ見
易いようになつている。この実施例に係る電子楽
器の外観を示すと、第３図のようであり、鍵盤の
奥に配されたパネル部は大別してアツプ／ダウン
コントロールパネル３５、アルゴリズムコントロ
ールパネル３６、オペレータコントロールパネル
３７から成る。

アツプ／ダウンコントロールパネル３５は、数
値データを増減設定するときに操作される部分で
あり、第１図に示したアツプスイツチＳ−SWと
ダウンスイツチＤ−SWを含んでいる。

アルゴリズムコントロールパネル３６は、各オ
ペレータの接続組合せを設定するときに使用され
る部分であり、第１図におけるアルゴリズム表示
器２８、アルゴリズム番号選択スイツチ２９、フ
イードバツクレベル表示器３０、フイードバツク
レベル選択スイツチ３１、オペレータ選択スイツ
チ及び表示器３３、オペレータ禁止スイツチ及び
表示器３４が、第４図に示すように配列されてい
る。

アルゴリズム表示器２８は６個のオペレータ１
〜６の結線状態を、各オペレータを区別するオペ
レータ番号表示「１」〜「６」とそれらを結ぶ接
続線表示とによつて表示するものであり、表示素
子としては例えば発光ダイオードが用いられる。
第４図において、各オペレータの番号表示枠の上
側が入力を示し、下側が出力を示す。出力同士が
接続されているように表示されているオペレー
タ、例えば第４図に表示されたオペレータ１と４
あるいは５と６、はそれらの出力が加算されるこ
とを意味する。前述の通り、各オペレータ１〜６
における搬送信号位相角情報としては位相発生器
１３（第１図）の出力位相角情報kωtが入力され
るので、オペレータ間の入出力接続とは、或るオ
ペレータの出力信号を別のオペレータの（もしく
は自らの）変調信号として入力することを意味す
る。表示器２８において、何も入力されていない
ように表示されているオペレータ、例えば第４図
の表示ではオペレータ５と６、は位相発生器１３
からの位相角情報kωtだけが入力されることを意
味する。つまり、周波数変調演算は行なわず、位
相角情報kωtに応じた単なる波形発生装置として
機能することを意味する。第４図の表示における
オペレータ６のように番号表示の右下に点表示が
付加されているものは、それが巡回型オペレータ
であることを意味する。巡回型オペレータとは、
自らの出力信号を自らの変調信号入力にフイード
バツクするようにしたものである。

アルゴリズム表示器２８に関連して２桁の10進
数を表示するためのアルゴリズム番号表示器２８
ａ（第４図参照）が設けられる。この実施例にお
いては、各オペレータの入出力接続組合せが31組
予じめ準備されており、その各組に１乃至31のア
ルゴリズム番号が割当てられている。このアルゴ
リズム番号表示器２８ａでは、現在設定されてい
る、つまり表示器２８で表示されている、アルゴ
リズムの番号が表示される。各アルゴリズム番号
に対応する各オペレータ間の結線状態の一例を第
５図Ａ−１乃至Ａ−３１に示す。Ａ−１乃至Ａ−
３１はアルゴリズム番号１乃至３１に対応する。
勿論、第５図におけるブロツク内の数字「１」〜
「６」はオペレータ１〜６を示す。第５図はアル
ゴリズム表示器２８の表示方法と同様な手法で描
かれている。つまり図においてオペレータブロツ
クの上側が入力、下側が出力であり、出力同士が
接続されているオペレータはそれらの出力信号が
加算されることを意味する。但し、巡回型オペレ
ータは点表示を用いずにフイードバツクを示す結
線を用いて描いてある。尚、第４図のアルゴリズ
ム表示器２８に例示したオペレータ間の結線表示
はアルゴリズム番号９に対応するものであること
が第５図Ａ−９から理解される。従つて、第４図
のアルゴリズム番号表示器２８ａには「９」が表
示されている。

アルゴリズム番号選択スイツチ２９（第１図、
第４図）はアルゴリズム番号選択モードにするた
めのスイツチである。このスイツチ２９を操作す
ると、設定部２７はアルゴリズム番号選択モード
となり、番号表示器２８ａの現表示内容が点滅
し、アルゴリズム番号選択可能であることを知ら
せる。この点滅処理のための回路は第１図に特に
示さなかつたが周知の技術によつて容易に行ない
得る。このスイツチ２９の操作にもとづき第１図
のアツプダウンカウンタ３８がカウントイネーブ
ル状態にセツトされ、アツプスイツチＵ−SW及
びダウンスイツチＤ−SWの操作に応じてカウン
タ３８の現計数内容が更にアツプカウントあるい
はダウンカウントされる。

カウンタ３８の計数値が現在選択されているア
ルゴリズム番号を示しており、この計数出力がア
ルゴリズム番号信号ALGとして利用される。表
示パターンROM３９は、各アルゴリズム番号に
対応するアルゴリズム表示器２８における表示パ
ターンデータを予じめ記憶しているもので、カウ
ンタ３８から与えられるアルゴリズム番号信号
ALGに応じて表示パターンデータを読み出す。
このROM３９から読み出されたパターンデータ
に応じてアルゴリズム表示器２８の表示素子が駆
動され、その結果、アルゴリズム番号に応じたオ
ペレータ間結線表示がなされる。第１図には示さ
れていないが、カウンタ３８の計数内容が番号表
示器２８ａ（第４図）で10進数で表示される。こ
のように、アルゴリズム番号選択スイツチ２９と
アツプ／ダウンスイツチＵ−SW、Ｄ−SWの操
作によつて、アルゴリズム表示器２８の表示を見
ながら、所望のオペレータ間結線を選択設定す
る。

フイードバツクレベル選択スイツチ３１は、巡
回型オペレータにおけるフイードバツクレベル、
つまり自己の出力信号を自己の変調信号入力にフ
イードバツクする際の帰還率、を設定するための
ものである。前述の通り、現在どのオペレータが
巡回型オペレータとなつているのかということは
表示器２８の点表示から判明している。フイード
バツクレベル表示器３０は、この巡回型オペレー
タで現在設定されているフイーバツクレベルを数
値で表示する。フイードバツクレベル選択スイツ
チ３１とアツプ及びダウンスイツチＵ−SW、Ｄ
−SWの操作によつてこのフイードバツクレベル
が変更され、かつ表示器３０でモニターされる。

フイードバツクレベル選択スイツチ３１が操作
されると、設定部２７はフイードバツクレベル設
定モードとなり、フイードバツクレベル表示器３
０の現表示内容が点滅する。この点滅処理のため
の回路は第１図に特に示していないが、周知の技
術によつて容易に行ない得る。このスイツチ３１
の操作にもとづき第１図のアツプダウンカウンタ
４０がカウントイネーブル状態にセツトされ、ア
ツプスイツチＵ−SW及びダウンスイツチＤ−
SWの操作に応じてカウンタ４０の現計数内容が
更にアツプカウントあるいはダウンカウントされ
る。アツプ及びダウンスイツチＵ−SW，Ｄ−
SWはアルゴリズム番号選択のときも使用される
が、設定部２７が或る設定モードまたは選択モー
ドにセツトされたとき別のモードは必らずリセツ
トされるようにすることができるので不都合は生
じない。カウンタ４０の計数出力がフイードバツ
クレベルを示すデータFBLとして利用される。
フイードバツクレベル表示器３０ではこのフイー
ドバツクレベルデータFBLの値が表示される。

オペレータ禁止スイツチ及び表示器３４は、第
４図に示すように、各オペレータ１〜６に対応す
る６個のスイツチDIS−SWと、各スイツチに対
応して設けられた発光素子DIS−LEDとから成
る。所望のオペレータ１〜６に対応する禁止スイ
ツチDIS−SWをオン状態に設定すると、そのオ
ペレータの出力が禁止される。例えば、第４図の
アルゴリズム表示器２８で例示されているアルゴ
リズム番号９の結線において、オペレータ４に対
応する禁止スイツチDIS−SWをオン状態に操作
すると、オペレータ４の出力が禁止され、その結
果、オペレータ４，５，６を含む系列が事実上使
用されず、番号９のアルゴリズムがオペレータ
３，２，１の縦続接続に変更されることになる。
オン状態に設定された禁止スイツチDIS−SWに
対応する発光素子DIS−LEDが点灯し、現在どの
オペレータが禁止されているのかを表示する。禁
止スイツチDIS−SWは複数スイツチを同時にオ
ン状態とすることが可能である。

オペレータ選択スイツチ及び表示器３３もま
た、第４図に示すように、各オペレータ１〜６に
対応する６個のスイツチSEL−SWと、各スイツ
チに対応して設けられた発光素子SEL−LEDと
から成る。第３図に示すオペレータコントロール
パネル３７は、スイツチ及び表示器から成るオペ
レータ制御データ入力装置３２（第１図）を含ん
でいる。このオペレータ制御データ入力装置３２
は１個のオペレータに関する各種制御データを設
定入力するためのものであり、オペレータ選択ス
イツチ及び表示器３３ではこの入力装置３２を使
用して制御データを設定入力しようとするオペレ
ータの番号を選択する。従つて、このスイツチ及
び表示器３３におけるスイツチSEL−SWは複数
同時にオン状態とすることができないものであ
り、オン状態となつているいずれか１つのオペレ
ータ選択スイツチSEL−SWに対応する発光素子
SEL−LEDだけが点灯される。

オペレータ制御データ入力装置３２によつて設
定入力する制御要素は、前述の周波数制御係数ｋ
と、変調指数Ｉ（ｔ）もしくは振幅係数Ａ（ｔ）と
なるエンベロープ波形の形成要素である。エンベ
ロープ波形は基本的には第６図に示すようにアタ
ツクカーブ、デイケイカーブ、サステインカー
ブ、レリースカーブの４つの部分から成ることは
よく知られており、鍵押圧にもとづきアタツクが
始まり、離鍵にもとづきレリースが始まる。この
ようなエンベロープ波形の形成要素はレベルデー
タとレートデータとから成り、レベルデータには
アタツクカーブの開始レベルを示すイニシヤルレ
ベルＬ１、アタツクカーブの終了レベルを示すア
タツクレベルＬ２、デイケイカーブの終了レベル
を示すデイケイレベルＬ３、サステインカーブの
終了レベルを示すサステインレベルＬ４の４つが
有り、レートデータにはアタツクカーブの傾きを
示すアタツクレートＲ１、デイケイカーブの傾き
を示すデイケイレートＲ２、サステインカーブの
傾きを示すサステインレートＲ３、レリースカー
ブの傾きを示すレリースレートＲ４の４つが有
る。オペレータ制御データ入力装置３２は、各制
御要素すなわち周波数制御係数ｋ、４つのレベル
データＬ１〜Ｌ４、４つのレートデータＲ１〜Ｒ
４を夫々選択するための選択スイツチと、これら
の制御要素の現在の設定値を夫々表示するための
表示器とを含んでいる。アルゴリズム番号及びフ
イードバツクレベルの設定のときと同様に、所望
の１つの制御要素に対応する選択スイツチを操作
して設定部２７をその制御要素の設定モードにセ
ツトし、アツプ及びダウンスイツチＵ−SW，Ｄ
−SWの操作によつてその制御要素の現設定値を
増減することにより設定を行なう。

第１図のオペレータ制御データ発生器４１は、
数値の増減を行なうための計数回路と、各制御要
素ｋ、Ｌ１〜Ｌ４，Ｒ１〜Ｒ４に対応する設定デ
ータを各オペレータ毎に記憶するためのレジスタ
回路とを含んでいる。オペレータ選択スイツチ及
び表示器３３の出力によつて１つのオペレータに
対応するレジスタが選択され、そのレジスタに記
憶されている各制御要素の現設定データが入力装
置３２及びアツプ／ダウンスイツチＵ−SW，Ｄ
−SWの出力にもとづき増減変更され、かつその
都度の各制御要素の設定内容が入力装置３２の表
示器に送られて表示される。一方、各レジスタに
記憶されている各オペレータの各制御要素ｋ，Ｌ
１〜Ｌ４，Ｒ１〜Ｒ４に対応する設定データ（以
下単に制御データという）は、タイミング信号
1Y16（第２図参照）に従つて個々のオペレータタ
イミングOP６〜OP１に同期して時分割的に繰返
し発生器４１から出力されるようになつている。
また、オペレータ禁止スイツチ及び表示器３４の
出力がオペレータ制御データ発生器４１に入力さ
れており、禁止されたオペレータに関する全制御
データｋ，Ｌ１〜Ｌ４，Ｒ１〜Ｒ４の出力を禁止
するようにしている。データＬ１〜Ｌ４，Ｒ１〜
Ｒ４の禁止によつてエンベロープ発生器２５では
エンベロープ波形が発生できなくなり、振幅係数
Ａ（ｔ）が零となつて結局当該オペレータの出力
が禁止される。

オペレータ制御データ発生器４１からオペレー
タタイミングOP６〜OP１に同期して時分割的に
出力された制御データのうち周波数制御係数ｋは
前述の通り位相発生器１３の加算器１４に入力さ
れ、エンベロープ形成用のデータＬ１〜Ｌ４，Ｒ
１〜Ｒ４はエンベロープ発生器２５に入力され
る。エンベロープ発生器２５はキーアサイナ１２
からのキーオン信号KONと制御データＬ１〜Ｌ
４，Ｒ１〜Ｒ４にもとづき第６図に示すようなエ
ンベロープ波形をデイジタル的に発生するもので
あり、その基本的な構成は周知であるため特に詳
しく説明しない。尚、エンベロープ発生器２５
は、６個の各オペレータ毎に16音分のエンベロー
プ波形を天々発生するようになつており、合計96
個の異なるエンベロープ波形を発生する。１台の
エンベロープ発生器を96タイムスロツトで時分割
使用するようになつており、96個の異なるエンベ
ロープ波形が96タイムスロツトを１周期として時
分割的に繰返し出力される。このエンベロープ発
生器２５の出力の時分割タイミングは位相発生器
１３の出力kωtのタイミングに同期している。こ
うしてエンベロープ発生器２５から発生されたエ
ンベロープ波形信号は変調指数Ｉ（ｔ）あるいは
振幅係数Ａ（ｔ）として楽音発生器１０のオペレ
ータOPで利用される。

カウンタ３８から出力されたアルゴリズム番号
信号ALGはシーケンスコード発生器２６及び加
算系列数信号発生器４２に供給される。加算系列
数信号発生器４２には、オペレータ禁止スイツチ
及び表示器３４から出力されたオペレータ禁止信
号DIS１〜６も供給される。

シーケンスコード発生器２６は、アルゴリズム
切換用ゲート及びレジスタ部２４をオペレータタ
イムスロツトOP６〜OP１（第２図）に応じてシ
ーケンシヤルに制御するためのシーケンスコード
（制御信号Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｓから成るコー
ド）を各アルゴリズム番号１〜３１に対応して予
じめ記憶しており、アルゴリズム番号ALGに応
じて１つのアルゴリズム番号に対応する１組のシ
ーケンスコードの読み出しを可能化し、この１組
のシーケンスコードをタイミング信号発生器４３
から与えられるタイミング信号に応じて各オペレ
ータタイムスロツトOP６〜OP１毎に順次読み出
す。各アルゴリズム番号に対応するシーケンスコ
ードは、第５図Ａ−１乃至Ａ−３１に示したよう
なオペレータ間の結線を実現するような内容を有
している。

加算系列数信号発生器４２は、現在設定されて
いるオペレータ接続組合せすなわちアルゴリズム
における最終的な加算系列の数を示す信号を発生
するためのものである。最終的な加算系列の数と
は、最終的に楽音信号を得るためにその出力信号
が加算されるオペレータの数である。第５図Ａ−
１に示すアルゴリズム番号１では、最終的に出力
信号が加算されるオペレータは１と３であり、加
算系列数は「２」である。また、第５図Ａ−５で
は、オペレータ１，３，５の出力信号が最終的に
加算されるので加算系列数は「３」である。一
方、第５図Ａ−１５のアルゴリズムでは最後のオ
ペレータは１のみであるので加算系列数は「１」
である。また、第５図Ａ−３１のアルゴリズムで
は全オペレータ１〜６の出力信号が最終的に加算
されるので、加算系列数は「６」である。このよ
うに、設定されるアルゴリズムに応じて加算系列
数がまちまちであるため、何の音量レベル調整も
施さない場合は加算系列数が多いものほど最終的
な楽音信号の音量レベルが高くなつてしまい、音
量のバランスが悪くなるという不都合が生じる。
このような不都合を除去するために、加算系列数
信号発生器４２で加算系列数を示す信号ADNを
発生し、楽音発生器１０にこれを与えて、各系列
の最終オペレータの出力信号レベルをこの加算系
列数に応じてバランス調整するようにしているの
である。一例として、第５図Ａ−１５のように加
算系列数が「１」の場合にその最終オペレータ１
の出力信号レベル比率を「１」とすると、第５図
Ａ−１のように加算系列数が「２」の場合は各系
列の最終オペレータ１及び３の出力信号レベル比
率を夫々「1/2」とし、第５図Ａ−５のように加
算系列数が「３」の場合は各系列の最終オペレー
タ１，３，５の出力信号レベル比率を夫々「1/3，
1/3，1/3」とする。

第５図から明らかなように、加算系列数はアル
ゴリズム番号に応じて一意に判明する。しかし、
オペレータ禁止スイツチ及び表示器３４における
操作によつて何らかのオペレータの出力が禁止さ
れた場合は、実際の加算系列数が減少することが
ある。そこで、加算系列数信号発生器４２ではオ
ペレータ禁止スイツチ及び表示器３４の出力信号
DIS１〜６も考慮して加算系列数を判断するよう
にしている。

加算系列数信号発生器４２の一例は第７図に示
されている。加算系列数ROM４４は各アルゴリ
ズム番号に対応して最終オペレータの情報を予じ
め記憶しており、アルゴリズム番号信号ALGに
応じて現在選択設定されているアルゴリズム番号
に対応する最終オペレータ情報を選択し、タイミ
ング信号発生器４３から与えられる各オペレータ
タイムスロツトOP６〜OP１を示すタイミング信
号に応じてこの最終オペレータ情報を読し出す。
ROM４４から読み出された最終オペレータ情報
は、最終オペレータのタイムスロツトで“１”と
なる１ビツトのパルス信号である。例えば、アル
ゴリズム番号信号ALGが「１」である場合、第
５図Ａ−１から明らかなように最終オペレータは
１と３であるため、オペレータタイムスロツト
OP３とOP１で“１”となるパルス信号がROM
４４から読み出される。この例からも判るよう
に、選択されたアルゴリズム番号に応じてどのオ
ペレータタイムスロツトOP６〜OP１でROM４
４からパルス信号が読み出されるのかは、第５図
のオペレータ結線図から明らかであろう。

ROM４４から読み出された最終オペレータタ
イミングパルスはアンド回路４５，４６を介して
カウンタ４７のカウント入力に加えられる。アン
ド回路４６はタイミング信号1Y16によつて各オ
ペレータタイムスロツトの初頭に同期したカウン
トパルスをカウンタ４７に与えるためのものであ
る。カウンタ４７はタイミング信号96Y96（第２
図ｃ参照）によつて楽音合成演算処理１サイクル
（96タイムスロツト）の最後で繰返しクリアされ
るようになつている。従つて、オペレータタイム
スロツトOP６〜OP１が１巡する間にROM４４
から読み出された最終オペレータタイミングパル
スの数がカウンタ４７でカウントされる。このカ
ウンタ４７のカウント値がラツチ回路４８におい
てタイミング信号95Y96（第２図ｃ参照）のタイ
ミングでラツチされる。すなわちカウンタ４７が
クリアされる直前にそのカウント結果がラツチ回
路４８にラツチされるのである。こうしてラツチ
回路４８には、現在選択されているアルゴリズム
番号における最終オペレータの数すなわち加算系
列数を示す数値がラツチされることになる。

アンド回路４５は、ROM４４から読み出され
た最終オペレータタイミングパルスのうち、オペ
レータ禁止スイツチ及び表示器３４のスイツチ操
作によつて禁止されたオペレータに対応するパル
スを削除するためのものである。オペレータ禁止
スイツチ及び表示器３４から出力されたオペレー
タ禁止信号DIS１〜６が多重化回路４９に与えら
れており、各オペレータタイムスロツトOP６〜
OP１を示すタイミング信号に応じて多重化操作
がなされ、その結果、禁止されたオペレータのタ
イムスロツトで多重化回路４９から出力パルスが
生じる。この禁止オペレータタイミングを示すパ
ルス信号がインバータ５０で反転され、アンド回
路４５に加わる。禁止されたオペレータのタイム
スロツトでインバータ５０の出力が“０”とな
り、アンド回路４５を動作不能にする。その結
果、ROM４４から読み出された最終オペレータ
タイミングパルスのうち、禁止されたオペレータ
に対応するパルスがアンド回路４５で削除され
る。例えば、第５図Ａ−１に示すアルゴリズム番
号１のときに、オペレータ１の出力を禁止した場
合、OP３とOP１のタイムスロツトでROM４４
から読み出されるパルスのうちOP１のタイムス
ロツトのパルスが削除され、カウンタ４７はOP
３のタイムスロツトで１カウントするだけとな
る。

アンド回路４５から出力された最終オペレータ
のタイムスロツトに同期したパルスはゲート５１
の制御入力に加えられる。ゲート５１は、ラツチ
回路４８にラツチされた加算系列数を示す数値デ
ータを制御入力に加わるパルスに応じて通過さ
せ、加算系列数信号ADNとして出力する。従つ
て、加算系列数信号ADNは、加算系列数を示す
数値データが最終オペレータのタイムスロツトに
同期して間けつ的に発生する信号である。例え
ば、第５図Ａ−１に示すアルゴリズム番号１が選
択されているときに、その最終オペレータ１及び
３がいずれも禁止されていないとすれば、加算系
列数信号ADNとして数値「２」を示す信号がオ
ペレータタイムスロツトOP３とOP１において発
生する。

楽音発生器１０に含まれるオペレータOPとア
ルゴリズム切換用ゲート及びレジスタ部２４の一
例が第８図に示されている。

第８図において、オペレータOPは、位相発生
器１３（第１図）から与えられる位相角情報kωt
とゲート及びレジスタ部２４から与えられる任意
の波形信号ｆ（ω_nｔ）とを加算する加算器５２
と、この加算器５２の出力信号を位相角情報とし
て正弦関数値を読み出す正弦波テーブル５３とを
含んでおり、位相角情報kωtを搬送信号の位相角
情報とし、波形信号ｆ（ω_nｔ）を変調信号とし
て、基本的な周波数変調演算を行なうものであ
る。正弦波テーブル５３からは周波数変調された
信号の瞬時振幅値 Sin｛kωt＋ｆ（ω_nｔ）｝が読み出される。尚、リニアの乗算演算を対数の
加算に置換えて演算回路を簡略化する目的で、正
弦波テーブル５３は正弦関数値を対数値で記憶し
ている。任意のオペレータタイムスロツトにおい
て変調信号入力に加わる波形信号ｆ（ω_nｔ）は他
のオペレータタイムスロツト（もしくは自己のオ
ペレータタイムスロツト）で求めたオペレータ
OPの出力信号である。第５図Ａ−１におけるオ
ペレータ２のように、変調信号入力に何も接続さ
れていない場合は、この波形信号ｆ（ω_nｔ）はゼ
ロであり、オペレータOPは単に正弦信号Sinkωt
を発生する。

加算器５４は、正弦波テーブル５３から読み出
した波形信号に振幅係数を掛けるためのスケーラ
手段であり、前述の通り正弦波テーブル５３から
読み出される波形信号が対数表現であるため加算
器５４によつてリニア乗算と同等の効果を得る。
加算器５４の一方入力には正弦波テーブル５３の
出力が与えられ、他の入力には加算器５５を介し
て変調指数Ｉ（ｔ）または振幅係数Ａ（ｔ）が与え
られる。変調指数Ｉ（ｔ）も振幅係数Ａ（ｔ）も、
波形信号のレベルを制御するための係数であるの
に変わりはないが、その機能から見て、最終オペ
レータ（例えば第５図Ａ−１のオペレータ１と
３）に対応するものを振幅係数Ａ（ｔ）といい、
それ以外のオペレータ（例えば第５図Ａ−１のオ
ペレータ２，４，５，６）に対応するものを変調
指数Ｉ（ｔ）ということにする。つまり、最終オ
ペレータ以外のオペレータはその出力信号が他の
オペレータに変調信号として入力されるため、そ
のレベル制御係数を変調指数Ｉ（ｔ）と称するの
が適切である。

前述の通り、変調指数Ｉ（ｔ）または振幅係数
Ａ（ｔ）はエンベロープ発生器２５（第１図）か
ら発生されるものであり、制御データＬ１〜Ｌ
４、Ｒ１〜Ｒ４に応じて作成されたエンベロープ
波形に従つて時間的に変化する（もしくは不変で
あつてもよい）。このエンベロープ発生器２５か
ら発生するエンベロープ波形信号すなわち変調指
数Ｉ（ｔ）または振幅係数Ａ（ｔ）または、対数表
示形式であるものとする。従つて、対数同士の加
算により、加算器５４からは正弦波テーブル５３
の出力波形信号に係数を掛けたものすなわちＩ（ｔ）sin｛kωt＋ｆ（ω_nｔ）｝またはＡ（ｔ）sin｛kωt＋ｆ（ω_nｔ）｝が対数表現形式で出力される。加算器５４から出
力された対数表現形式の信号は対数リニア変換器
５６でリニア表現形式に変換される。

スケーリングパラメータテーブル５７は加算系
列数に応じたレベル調整パラメータを予じめ記憶
しており、加算系列数信号発生器４２（第１図、
第７図）から与えられる加算系列数信号ADNに
応じて所定のレベル調整パラメータを読み出す。
このテーブル５７から読み出されるレベル調整パ
ラメータも対数表現形式であり、加算器５５で振
幅係数Ａ（ｔ）に加算されて係数Ａ（ｔ）の値を変
更する。変更された振幅係数Ａ（ｔ）に応じて正
弦波テーブル５３の出力信号のレベルが加算器５
４で制御されることにより、加算系列数に応じた
出力信号レベルの調整が行われることになる。テ
ーブル５７に記憶するレベル調整パラメータの値
は、例えば、加算系列数が増すほど出力信号レベ
ルを下げるような値に設定される。前述の通り、
加算系列数信号ADNは最終オペレータのタイム
スロツトに対応して与えられる。従つて、加算系
列数に応じた出力信号レベル調整がなされるのは
最終オペレータのタイムスロツトのみであり、そ
の他のオペレータのタイムスロツトではエンベロ
ープ発生器２５から与えられた変調指数Ｉ（ｔ）
が加算器５５を通過して加算器５４にそのまま加
えられる。

オペレータOPでは、１つのオペレータタイム
スロツト（16タイムスロツト）につき16音（チヤ
ンネル）分の周波数変調演算を時分割で行ない、
かつ、楽音合成のための演算１サイクル（96タイ
ムスロツト）において６個分のオペレータ１〜６
に関する上記周波数変調演算を順次行なう。第２
図ｂに示したようにオペレータタイムスロツト
OP６〜OP１はオペレータ６，５，４，３，２，
１の順で発生する。従つて、１演算サイクル（96
タイムスロツト）において、オペレータOPでは、
まず最初の16タイムスロツトOP６でオペレータ
６に関する16音（16チヤンネル）分の周波数変調
演算を行ない、次の16タイムスロツトOP５でオ
ペレータ５に関する16チヤンネル分の演算を行な
い、以下、16タイムスロツト毎に（OP４，OP
３，OP２，OP１で）オペレータ４，３，２，１
に関する16チヤンネル分の演算を順次行なう。

尚、ハードウエアとしてのオペレータOPにお
いては入出力間に16タイムスロツトの時間遅れが
設定されているものとする。例えば、オペレータ
タイムスロツトOP６のチヤンネル１のタイミン
グで加算器５２に入力された位相角情報kωtに関
する演算結果は、その16タイムスロツト後に（つ
まりオペレータタイムスロツトOP５のチヤンネ
ル１のタイミングで）対数リニア変換器５６から
出力されるようになつている。このような丁度16
タイムスロツト分の時間遅れは、演算回路の動作
時間遅れと適宜の遅延回路の挿入とによつて設定
されるが、そのための遅延回路については図示を
省略した。

対数リニア変換器５６の出力はオペレータOP
の出力信号としてゲート及びレジスタ部２４に入
力される。このゲート及びレジスタ部２４は、演
算済みのオペレータの出力信号を一時記憶保持す
るためのシフトレジスタ５８，５９，６０と、異
なる２以上のオペレータの出力信号を加算するた
めの加算器６１と、巡回型オペレータのフイード
バツク信号を形成するための加算器６２と、この
フイードバツク信号のレベルを制御するためのシ
フト回路６３と、ゲート６４，６５及びセレクタ
６６，６７，６８，６９とを含んでいる。オペレ
ータOPの出力信号はセレクタ６６の入力「１」
及びゲート６４及びセレクタ６７の入力「１」に
夫々加えられる。ゲート６４及び６５は、加算器
６１で加算すべきオペレータの出力信号を選択す
るためのものである。加算器６１の出力はシフト
レジスタ５８及びセレクタ６６の入力「２」に与
えられる。シフトレジスタ５８の出力はセレクタ
６６の入力「３」及びゲート６５及びセレクタ６
９の入力「１」に与えられる。セレクタ６９の出
力は出力シフトレジスタ７０に与えられ、このレ
ジスタ７０の出力はセレクタ６９の入力「０」を
介して循環する。セレクタ６７の出力はシフトレ
ジスタ５９に与えられる。このシフトレジスタ５
９の出力はセレクタ６６の入力「４」及びセレク
タ６７の入力「０」及びセレクタ６８の入力
「１」及び加算器６２に与えられる。セレクタ６
８の出力はシフトレジスタ６０に与えられる。シ
フトレジスタ６０の出力はセレクタ６８の入力
「０」に加わると共に加算器６２に加わる。加算
器６２の出力はシフト回路６３に加わり、シフト
回路６３の出力はセレクタ６６の入力「５」に加
わる。シフトレジスタ５８〜６０，７０は夫々16
ステージであり、クロツクパルスφによつてシフ
ト制御される。

シーケンスコード発生器２６（第１図）から発
生されたシーケンスコードＡ〜Ｅ，Ｓのうち、信
号Ａ，Ｂ，Ｅは夫々セレクタ６８，６７，６９の
選択制御入力に与えられる。各セレクタ６７〜６
９は選択制御入力に加わる信号が“１”のとき入
力「１」を選択し、“０”のとき入力「０」を選
択する。シーケンスコードのうち信号Ｃ及びＤは
ゲート６５及び６４の制御入力に加えられる。ゲ
ート６４，６５は制御入力に加わる信号が“０”
のとき閉じており、“１”のとき開く。シーケン
スコードのうち複数ビツトのコード信号Ｓはセレ
クタ６６の選択制御入力に与えられる。セレクタ
６６は、制御入力に与えられる選択コード信号Ｓ
の内容に応じて５つの入力「１」〜「５」のうち
いずれか１つを選択するかもしくはどの入力も選
択しない。セレクタ６６の出力信号がオペレータ
OPの変調信号入力ｆ（ω_nｔ）として加算器５２
に与えられる。シフト回路６３のシフト量制御入
力には第１図のカウンタ４０からフイードバツク
レベルデータFBLが与えられる。

アルゴリズム切換用ゲート及びレジスタ部２４
では、オペレータタイムスロツトに従つて適宜そ
の内容が変化するシーケンスコードＡ〜Ｅ，Ｓに
応じて各回路の接続状態が変化し、これにより各
オペレータ１〜６間の所定の入出力接続組合せが
実現される。

一例として、第５図Ａ−１９に示すアルゴリズ
ム番号１９のオペレータ間結線を実現する場合に
ついて説明する。この場合、シーケンスコードＡ
〜Ｅ，Ｓは各オペレータタイムスロツトOP６〜
OP１に対応して第９図に示すように発生する。
選択コード信号Ｓの欄の数字「１」，「３」，「５」
…はこの信号Ｓによつて選択するセレクタ６６の
入力を示している。

演算１サイクルにおける最初のオペレータタイ
ムスロツトOP６では、オペレータOPはオペレー
タ６の演算を行なう。アルゴリズム番号１９で
は、オペレータ６では周波数変調演算を行なわな
いようになつており、従つて、セレクタ６６では
どの入力も選択しない。

オペレータ６に関する出力信号は16タイムスロ
ツト遅れてオペレータタイムスロツトOP５のと
きにオペレータOPから出力される。このときセ
レクタ６６では選択コード信号Ｓによつて入力
「１」が選択される。従つて、オペレータタイム
スロツトOP５においてオペレータ５に関する演
算をオペレータOPで行なうとき、オペレータ６
の出力信号がセレクタ６６の入力「１」を介して
変調信号入力にｆ（ω_nｔ）として与えられる。そ
の結果、オペレータ６の出力をオペレータ５の変
調信号入力に接続するオペレータ結線が実現され
る。一方、OP５のタイスロツトでは信号Ｄが
“１”であり、ゲート６４開放されて、オペレー
タ６の出力信号が加算器６１を介してシフトレジ
スタ５８に記憶される。

オペレータ５に関する出力信号は16タイムスロ
ツト遅れてOP４のタイムスロツトでオペレータ
OPから出力される。また、タイムスロツトOP４
ではオペレータ６の出力信号がシフトレジスタ５
８から出力される。このときセレクタ６６では信
号Ｓによつて入力「３」が選択される。従つて、
オペレータタイムスロツトOP４においてオペレ
ータ４に関する演算をオペレータOPで行なうと
き、オペレータ６の出力信号がセレクタ６６の入
力「３」を介して変調信号入力に与えられる。そ
の結果、オペレータ６の出力信号をオペレータ４
の変調信号入力に接続するオペレータ結線が実現
される。一方、タイムスロツトOP４では信号Ｄ
が“１”であり、ゲート６４が開放されて、オペ
レータ５の出力信号がシフトレジスタ５８に記憶
される。

オペレータ４の出力信号は16タイムスロツト遅
れてタイムスロツトOP３のときオペレータOPか
ら出力される。また、このときオペレータ５の出
力信号がシフトレジスタ５８から出力される。こ
のとき信号ＣとＤが“１”となり、ゲート６４及
び６５が開放される。従つて、シフトレジスタ５
８から出力されたオペレータ５の出力信号とオペ
レータOPから出力されたオペレータ４の出力信
号とが加算器６１で加算され、その加算結果がシ
フトレジスタ５８に記憶される。これにより、オ
ペレータ４と５の出力信号を加算するオペレータ
結線が実現される。

一方、タイムスロツトOP３ではセレクタ６６
の入力「５」が選択され、シフト回路６３から出
力されるフイードバツク信号がオペレータOPの
変調信号入力に与えられる。これにより、タイム
スロツトOP３のときにオペレータOPで実行され
るオペレータ３の演算は巡回型周波数変調演算と
なり、オペレータ３を巡回型オペレータとする結
線が実現される。尚、後述するように、シフトレ
ジスタ５９には前回演算サイクルにおけるオペレ
ータ３の出力信号が記憶され、シフトレジスタ６
０には前々回演算サイクルにおけるオペレータ３
の出力信号が記憶されている。加算器６２は前回
出力信号と前々回出力信号の平均値を求めるため
のものであり、両レジスタ５９，６０の出力を加
算し、その加算結果を１ビツト下位桁にシフトし
て1/2に分割したものをシフト回路６３に与える
ようにしている。このような平均化操作は、巡回
型周波数変調演算におけるハンチング現象を防ぐ
ために役立つ。シフト回路６３では、フイードバ
ツクされる信号のレベルを前述の如く設定したフ
イードバツクレベルFBLに応じて制御する。

オペレータ３の出力信号は16タイムスロツト遅
れてオペレータタイムスロツトOP２のときにオ
ペレータOPから出力される。このとき、選択コ
ード信号Ｓによつてセレクタ６６では入力「１」
が選択される。従つて、タイムスロツトOP２に
おいてオペレータ２の演算をオペレータOPで行
なうとき、オペレータ３の出力信号がオペレータ
OPの変調信号入力に与えられる。その結果、オ
ペレータ３の出力をオペレータ２の変調信号入力
に接続するオペレータ結線が実現される。

一方、タイムスロツトOP２では信号Ａ，Ｂ，
Ｃが“１”となる。信号Ｃによつてゲート６５が
開放され、シフトレジスタ５８から出力されるオ
ペレータ４と５の加算結果を加算器６１を介して
該シフトレジスタ５８に循環させる。また、信号
Ａの“１”によつてセレクタ６８の入力「１」を
選択し、シフトレジスタ５９に記憶されているオ
ペレータ３の前回の出力信号をシフトレジスタ６
０に転送する。同時に、信号Ｂの“１”によつて
セレクタ６７の入力「１」を選択し、オペレータ
OPから出力されたオペレータ３の今回の出力信
号をシフトレジスタ５９に記憶する。次のタイム
スロツトOP１からOP３までは信号Ａ，Ｂが
“０”に立下るので、セレクタ６７，６８では入
力「０」を介してシフトレジスタ５９，６０の記
憶信号を循環させる。その結果、次の演算サイク
ルのタイムスロツトOP３ではオペレータ３に関
する前々回の出力信号がレジスタ６０から出力さ
れ、前回の出力信号がレジスタ５９から出力され
ることになる。

オペレータ２の出力信号は16タイムスロツト遅
れてオペレータタイムスロツトOP１のときにオ
ペレータOPから出力される。また、このとき、
シフトレジスタ５９からはオペレータ３の出力信
号が出力される。タイムスロツトOP１では、選
択コード信号Ｓによつてセレクタ６６で入力
「４」が選択され、シフトレジスタ５９から出力
されたオペレータ３の出力信号がオペレータOP
の変調信号入力に与えられる。その結果、オペレ
ータ３の出力をオペレータ１の変調信号入力に接
続する結線が実現される。また、タイムスロツト
OP１では信号ＣとＤが“１”となり、ゲート６
４と６５が開放され、シフトレジスタ５８から出
力されるオペレータ４と５の出力加算信号とオペ
レータOPから出力されるオペレータ２の出力信
号とが加算器６１で加算され、その加算結果がシ
フトレジスタ５８に記憶される。これにより、オ
ペレータ２，４，５の出力信号を加算する結線が
実現される。

オペレータ１の出力信号は16タイムスロツト遅
れて次の演算サイクルのオペレータタイムスロツ
トOP６のときにオペレータOPから出力される。
このとき、信号Ｃ，Ｄが共に“１”であり、ゲー
ト６４，６５が開放される。従つて、シフトレジ
スタ５８から出力されるオペレータ２，４，５の
出力加算信号とオペレータ１の出力信号とが加算
器６１で加算され、その加算結果がシフトレジス
タ５８に記憶される。これにより、オペレータ
１，２，４，５の出力信号を最終的に加算する結
線が実現される。この最終的な加算結果は16タイ
ムスロツト後のオペレータタイムスロツトOP５
のときにシフトレジスタ５８から出力される。こ
のタイムスロツトOP５では信号Ｅが“１”とな
り、セレクタ６９の入力「１」を介してシフトレ
ジスタ５８の出力信号が選択され、これが出力シ
フトレジスタ７０に記憶される。次のタイムスロ
ツトOP４からOP６までは信号Ｅは“０”に立下
るので、セレクタ６９では入力「０」を介してシ
フトレジスタ７０の記憶を循環させる。こうし
て、１演算サイクルで求めた16チヤンネル分の楽
音信号が出力シフトレジスタ７０で１演算サイク
ル（96タイムスロツト）の間保持され、かつ該レ
ジスタ７０から時分割的に出力される。シフトレ
ジスタ７０から出力された各チヤンネルの楽音信
号は必要に応じて適宜の処理を経た後、サウンド
システム７１（第１図）に与えられる。

以上のように、第９図に示すシーケンスコード
Ａ〜Ｅ，Ｓによつて第５図Ａ−１９に示す番号１
９のアルゴリズム（オペレータ間結線）が実現さ
れる。他のアルゴリズム番号についてはそのシー
ケンスコードＡ〜Ｅ，Ｓの内容は特に示さない
が、上述の例と第５図の結線表示とにもとづき容
易に類推できるであろう。

第１図において、キースイツチ回路１１、キー
アサイナ１２、設定部２７及びシンクロスイツチ
１９の部分はマイクロコンピユータを利用して構
成することも可能である。これらの部分をマイク
ロコンピユータを用いて構成する場合の一例が第
１０図に示されている。

第１０図において、マイクロコンピユータは、
中央処理ユニツト（CPU）７２、プログラム
ROM７３及びワーキングRAM７４を含む。キ
ースイツチ回路１１、シンクロスイツチ１９、ア
ツプダウンコントロールパネル３５、アルゴリズ
ムコントロールパネル３６、オペレータコントロ
ールパネル３７が、マイクロコンピユータのデー
タバス７５及びアドレスバス７６に接続される。
各パルス３５，３６，３７は、前述の通り所定の
スイツチと表示器を含んでおり、更に表示器に対
応するレジスタを含んでいる。アルゴリズムコン
トロールパネル３６について少し詳しくその内部
を示せば、前述のアルゴリズム表示器２８と表示
パターンROM３９を含んでおり、更にアドレス
デコーダ７７とレジスタ７８がアルゴリズム番号
を示すデータを取り込むために設けられている。
スイツチ及び表示器７９は、第１図及び第４図の
アルゴリズム番号選択スイツチ２９及びフイード
バツクレベル表示器３０、フイードバツクレベル
選択スイツチ３１、オペレータ選択スイツチ及び
表示器３３、オペレータ禁止スイツチ及び表示器
３４の部分を包括的に示したものである。

キースイツチ回路１１のオン・オフキー検出走
査及びそれにもとづく各チヤンネルへの割当て処
理（キーアサイナ１２の機能）はマイクロコンピ
ユータによつて行なう。また、各パネル３５〜３
７のスイツチ操作検出処理及びそのスイツチ操作
に応じた各種データの設定演算処理もマイクロコ
ンピユータによつて行なわれる。

設定内容を表示するための手法の一例として、
アルゴリズム表示について説明する。現在設定さ
れているアルゴリズム番号を示すデータがデータ
バス７５に与えられるとき、同時にアルゴリズム
番号のためのアドレス信号がアドレスバス７６に
与えられる。アルゴリズムコントロールパネル３
６のアドレスデコーダ７７では、アドレスバス７
６に与えられたアルゴリズム番号のアドレス信号
をデコードし、このデコード出力にもとづきレジ
スタ７８にデータバス７５のデータすなわちアル
ゴリズム番号を示すデータをロードする。レジス
タ７８にロードされたアルゴリズム番号データが
ROM３９に入力され、このアルゴリズム番号に
対応する表示パターンがROM３９から読み出さ
れて表示器２８で表示される。他の表示器に対し
ても同様の手法で表示データが分配される。

マイクロコンピユータの処理によつて求められ
た各種データを第１図の楽音発生器１０、位相発
生器１３、エンベロープ発生器２５、シーケンス
コード発生器２６、加算系列数発生器４２に供給
するためにインターフエイス装置８０が設けられ
ている。

キーコードKCのためのインターフエイス装置
は、アドレスデコーダ８１、レジスタ８２、比較
器８３、セレクタ８４、16ステージのシストレジ
スタ８５を含む。新たに押圧された鍵がいずれか
のチヤンネルに割当てられたとき、つまり鍵割当
てに関してイベントがあつたとき、その新たな押
圧鍵を示すキーコードKCとそのキーコードKCを
割当てたチヤンネルを示すチヤンネル番号データ
CH_oがデータバス７５に与えられ、同時にキーコ
ードKCのためのアドレス信号がアドレスバス７
６に与えられる。アドレスデコーダ８１は、キー
コードKCのためのアドレス信号をデコードし、
そのデコード出力をレジスタ８２のロード制御入
力(L)に与える。レジスタ８２は、デコーダ８１の
出力にもとづきデータバス７５のキーコードKC
及びチヤンネル番号データCH_oをロードする。レ
ジスタ８２に取り込まれたキーコードKCはセレ
クタ８４の入力「１」に与えられる。セレクタ８
４は比較器８３から与えられる制御信号が“１”
のとき入力「１」を選択し、“０”のとき入力
「０」を選択する。このセレクタ８４の出力はシ
フトレジスタ８５に入力され、クロツクパルスφ
に従つて16タイムスロツト遅延された後出力され
る。シフトレジスタ８５の出力はセレクタ８４の
入力「０」に与えられる。レジスタ８２に取込ま
れたチヤンネル番号データCH_oは比較器８３に入
力される。比較器８３の他の入力にはチヤンネル
カウンタ８６の出力が与えられる。チヤンネルカ
ウンタ８６はモジユロ１６であり、クロツクパル
スφをカウントする。従つて、チヤンネルカウン
タ８６のカウント値は、第２図ａに示す１番目か
ら16番目までの各チヤンネルタイミングに同期し
て変化し、夫々のチヤンネルタイミングに対応す
るチヤンネルの番号を順次指示する。比較器８３
はカウンタ８６から与えられるチヤンネル番号カ
ウントデータとレジスタ８２から与えられるチヤ
ンネル番号データCH_oが一致したとき一致出力
EQとして信号“１”を出力し、セレクタ８４に
与える。これにより、レジスタ８２のキーコード
KCがそれに割当てられたチヤンネルの時分割タ
イミングに同期してセレクタ８４で選択され、シ
ストレジスタ８５に取り込まれる。セレクタ８４
は比較器８３の出力信号“０”によつて常時は入
力「０」を選択しており、或るチヤンネルタイミ
ングでシフトレジスタ８５に取り込まれたキーコ
ードKCはそのチヤンネルタイミングに同期して
レジスタ８５で循環保持される。こうして、シフ
トレジスタ８５からは16個の各チヤンネルに割当
てられた鍵のキーコードKCが時分割的に出力さ
れる。このシフトレジスタ８５の出力キーコード
KCを第１図の位相発生器１３に供給する。

シンクロスイツチ１９の出力信号のためのイン
ターフエイス装置は、アドレスデコーダ８７、レ
ジスタ８８、フリツプフロツプ８９を含む。アド
レスデコーダ８７はシンクロスイツチ１９のオ
ン・オフ状態を示データがデータバス７５に与え
られたことを示すアドレス信号をデコードし、こ
のデコード出力にもとづきデータバス７５のオ
ン・オフデータをレジスタ８８に取込む。このオ
ン・オフ状態を示すデータは、シンクロスイツチ
１９がオンからオフあるいはオフからオンに切換
えられたとき、つまりイベント時にデータバス７
５に与えられる。レジスタ８８の出力信号が
“１”のときフリツプフロツプ８９がセツトされ、
“０”のときリセツトされる。このフリツプフロ
ツプ８９のセツト出力（Ｑ）がシンクロスイツチ
１９の出力信号として第１図のナンド回路２０に
与えられる。

キーオン信号KONのためのインターフエイス
装置は、アドレスデコーダ９０、レジスタ９１、
比較器９２、セレクタ９３、16ステージのシフト
レジスタ９４を含む。キーオン信号KONに関す
るイベント時、つまり或るチヤンネルのキーオン
信号KONが“０”から“１”またはその逆に切
換るとき、そのキーオン信号KONの内容とその
チヤンネル番号データCH_oがデータバス７５に与
えられ、それに応するアドレス信号がアドレスバ
ス７６に与えられる。アドレスデコーダ９０はこ
のキーオン信号KONのためのアドレス信号をデ
コードし、これにもとづきレジスタ９１にデータ
バス７５のキーオン信号KONとチヤンネル番号
データCH_oをロードする。比較器９２、セレクタ
９３、シフトレジスタ９４の動作は前述のキーコ
ードKCのための回路８３，８４，８５と同じで
あり、結局、各チヤンネルのキーオン信号KON
がシフトレジスタ９４に記憶され、第２図ａのチ
ヤンネルタイミングに従つて時分割的に出力され
る。

アドレスデコーダ９５とレジスタ９６はアルゴ
リズム番号信号ALGのためのインターフエイス
回路であり、アドレスデコーダ９７とレジスタ９
８はフイードバツクレベルデータFBLのための
インターフエイス回路であり、アドレスデコーダ
９９とレジスタ１００はオペレータ禁止信号DIS
１〜６のためのインターフエイス回路である。前
述と同様に、これらの信号、データの変化時にそ
の内容がデータバス７５に与えられ、同時にアド
レス信号がアドレスバス７６に与えられ、これに
もとづき各々のデータ、信号をレジスタ９６，９
８，１００に取り込む。

オペレータ制御データｋ，Ｌ１〜Ｌ４，Ｒ１〜
Ｒ４のためのインターフエイス装置は、アドレス
デコーダ１０１、レジスタ１０２、比較器１０
３、セレクタ１０４、６ステージのシフトレジス
タ１０５を含む。このシフトレジスタ１０５の各
ステージは６個のオペレータに対応しており、シ
フト制御クロツクとしてはタイミング信号1Y16
が使用される。オペレータ制御データの設定内容
が変更されたとき、各データｋ，Ｌ１〜Ｌ４，Ｒ
１〜Ｒ４とそのオペレータの番号（１〜６のいず
れか）を示すオペレータ番号データOP_oとがデー
タバス７５に与えられ、同時にそれに対応するア
ドレス信号がアドレスバス７６に与えられる。前
述と同様に、オペレータ制御データのためのアド
レス信号をアドレスデコーダ１０１でデコード
し、このデコード出力にもとづき各データをレジ
スタ１０２に取り込む。レジスタ１０２に記憶し
たオペレータ制御データｋ，Ｌ１〜Ｌ４，Ｒ１〜
Ｒ４はセレクタ１０４の入力「１」に入力され、
オペレータ番号データOP_oは比較器１０３に入力
される。オペレータカウンタ１０６はモジユロ６
であり、タイミング信号1Y16をカウントする。
従つて、オペレータカウンタ１０６のカウント値
は、第２図ｂに示す各オペレータタイムスロツト
OP６〜OP１に同期して変化し、各タイムスロツ
トOP６〜OP１に対応するオペレータ番号６〜１
を順次指示する。比較器１０３はカウンタ１０６
から与えられるオペレータ番号カウントデータと
レジスタ１０２から与えられるオペレータ番号デ
ータOP_oとを比較し、一致したとき信号“１”を
出力する。この一致信号にもとづきレジスタ１０
２のオペレータ制御データがセレクタ１０４の入
力「１」を介して選択され、シフトレジスタ１０
５に記憶される。常時は比較器１０３の出力信号
は“０”であり、セレクタ１０４の入力「０」の
介してシフトレジスタ１０５の内容が循環する。
シフトレジスタ１０５からは、各オペレータに対
応して設定された制御データｋ，Ｌ１〜Ｌ４，Ｒ
１〜Ｒ４が各オペレータタイムスロツトOP６〜
OP１に同期して時分割的に出力される。

マイクロコンピユータ７２，７３，７４によつ
て実行される処理の概略を第１１図に示す。第１
１図において、ブロツク１０７乃至１１３から成
るルーチンはキースイツチ回路１１の各キースイ
ツチを走査し、その走査結果に応じて各チヤンネ
ルへの割当て処理を行なう（キーアサイナ１２の
機能を果す）ためのものである。ブロツク１０７
の「キーイベント？」では現在走査中のキースイ
ツチがオンからオフにまたはその逆に変化したか
否かを調べる。変化なしの場合はブロツク１１２
にジヤンプする。変化ありの場合はブロツク１０
８に進み、オンに変わつた場合はブロツク１０９
に進み、空白チヤンネルの有無を調べる。空白チ
ヤンネルが有ればブロツク１１０に進み、その空
白チヤンネルに新たな押圧鍵（現在走査中のキー
スイツチに対応する鍵）を登録し、そのキーコー
ドKCとキーオン信号KON（＝“１”）をチヤンネ
ル番号データCH_oと共にインターフエイス装置８
０に向けて出力する。オフに変つた場合は、ブロ
ツク１１１に進み、その鍵が今まで割当てられて
いたチヤンネルをクリアし（空白にし）、キーオ
フを示す信号（KON＝“０”）をチヤンネル番号
データCH_oと共にインターフエイス装置８０に向
けて出力する。

ブロツク１１２では全キースイツチの走査が終
了したかを調べ、NOの場合はブロツク１１３で
次のキースイツチに走査を進めてブロツク１０７
に戻る。全キースイツチの走査が終了した場合
は、パネル部のスイツチ操作検出処理に移る。

ブロツク１１４ではシンクロスイツチ１９の状
態を検出し、変化があつた場合は前述の通りその
出力信号をインターフエイス装置８０に送出す
る。

ブロツク１１５乃至１１９はアルゴリズム番号
選択に関連するルーチンである。ブロツク１１５
ではアルゴリズム番号選択スイツチ２９がオンさ
れたか否かを調べ、オンされた場合はアルゴリズ
ム番号選択モードにセツトし、ブロツク１１６に
進む。ブロツク１１６ではアツプスイツチＵ−
SWまたはダウンスイツチＤ−SWが操作された
かを調べる。アツプスイツチＵ−SWが操作され
たならばブロツク１１７においてアルゴリズム番
号の現在値を１カウントアツプする処理を行な
い、ダウンスイツチＤ−SWが操作されたならば
ブロツク１１８においてアルゴリズム番号の現在
値を１カウントダウンする処理を行なう。ブロツ
ク１１９では新たに設定されたアルゴリズム番号
を示すデータをアルゴリズムコントロールパネル
３６及びインターフエイス装置８０に送出する処
理を行なう。

ブロツク１２０ではフイードバツクレベル選択
スイツチ３１がオンされたか否かを調べ、オンさ
れた場合はフイードバツクレベル設定モードにセ
ツトし、ブロツク１２１に進む。ブロツク１２１
では、アツプスイツチＵ−SWまたはダウンスイ
ツチＤ−SWの操作に応じてフイードバツクレベ
ル現在値を増減設定し、その結果得られた新たな
フイードバツクレベルデータをアルゴリズムコン
トロールパネル３６及びインターフエイス装置８
０に送出する処理を行なう。尚、アルゴリズム番
号選択モードとフイードバツクレベル設定モード
は同時にはセツトされず、一方がセツトされたと
き他方がリセツトされるというように排他的にセ
ツトされる。

ブロツク１２２ではオペレータ禁止スイツチ３
４（DIS−SW）の状態を検出し、変化があつた
場合はその出力信号をインターフエイス装置８０
に送出する。

ブロツク１２３ではオペレータ選択スイツチ３
３（SEL−SW）の状態を検出すると共にオペレ
ータコントロールパネル３７の各スイツチの操作
を検出し、これにもとづき各オペレータ制御デー
タｋ，Ｌ１〜Ｌ４，Ｒ１〜Ｒ４の設定変更処理を
行なう。ブロツク１２４では新たに設定されたオ
ペレータ制御データをオペレータコントロールパ
ネル３７の表示器及びインターフエイス装置８０
に向けて出力する。

尚、第８図において、オペレータOPの正弦波
テーブル５３は余弦波テーブルあるいはその他任
意の波形発生テーブルであつてもよい。

可聴帯域の振幅変調演算によつて楽音を合成す
る楽音合成装置においても上記実施例に準じてこ
の発明を実施することができるのは勿論である。

以上説明したようにこの発明によれば、楽音合
成のための演算アルゴリズムを自由に設定できる
ようにしたので、デイジタル演算方式の楽音合成
装置において自由に音作りを行なうことができる
シンセサイザタイプの電子楽器に用いて好適な楽
音合成装置が実現される、という優れた効果を奏
する。また、奏者が設定した演算アルゴリズムを
可視表示することにより、シンセサイザとしての
使い易さをより高めることができる。

【図面の簡単な説明】

第１図はこの発明の楽音合成装置を用いた電子
楽器の一実施例を示する全体構成ブロツク図、第
２図ａは時分割チヤンネルタイミングを示すタイ
ミングチヤート、同図ｂは時分割的なオペレータ
タイムスロツトを示すタイミングチヤート、同図
ｃはタイミング信号の一例を示すタイミングチヤ
ート、第３図は上記電子楽器の外観の一例を示す
斜視図、第４図は第３図のアルゴリズムコントロ
ールパネルにおけるスイツチ及び表示器の配列の
一例を示す外観図、第５図Ａ−１乃至Ａ−３１は
31種類のオペレータ接続組合せすなわちアルゴリ
ズムを夫々示すオペレータ結線図、第６図は鍵押
圧に応答して発生され、時間的に変化する演算パ
ラメータとして利用されるエンベロープ波形の典
型例を示すグラフ、第７図は第１図における加算
系列数信号発生器の一例を示すブロツク図、第８
図は第１図の楽音発生器に含まれるハードウエア
としてのオペレータ及びアルゴリズム切換用ゲー
ト及びレジスタ部の一例を示すブロツク図、第９
図は第５図Ａ−１９に示すアルゴリズムを実現す
るためのシーケンスコードの内容を示すタイミン
グチヤート、第１０図は第１図のキースイツチ回
路及びキーアサイナ及び設定部の部分をマイクロ
コンピユータを利用して構成した例を示すブロツ
ク図、第１１図は第１０図のマイクロコンピユー
タによつて実行される処理の概略を例示するフロ
ーチヤート、である。１０…楽音発生器、１１…キースイツチ回路、
１２…キーアサイナ、１３…位相発生器、OP，
１〜６…オペレータ（演算ユニツト）、２４…ア
ルゴリズム切換用ゲート及びレジスタ部、２５…
エンベロープ発生器、２６…シーケンスコード発
生器、２７…設定部、２８…アルゴリズム表示
器、２８ａ…アルゴリズム番号表示器、２９…ア
ルゴリズム番号選択スイツチ、３０…フイードバ
ツクレベル表示器、３１…フイードバツクレベル
選択スイツチ、３２…オペレータ制御データ入力
装置、３３…オペレータ選択スイツチ及び表示
器、SEL−SW…オペレータ選択スイツチ、SEL
−LED，DIS−LED…発光素子、３４…オペレー
タ禁止スイツチ及び表示器、DIS−SW…オペレ
ータ禁止スイツチ、３５…アツプダウンコントロ
ールパネル、Ｕ−SW…アツプスイツチ、Ｄ−
SW…ダウンスイツチ、３６…アルゴリズムコン
トロールパネル、３７…オペレータコントロール
パネル、４２…加算系列数信号発生器。

Claims

【特許請求の範囲】１変調演算によつて楽音を合成する楽音合成装
置において、第１、第２および第３の入力を有し、第１およ
び第２の入力に加わる信号に基づきその一方の信
号を変調用の信号とするとともに他方の信号を被
変調用の信号として所定の波形発生のための変調
演算を実行して波形信号を出力するとともに、第
３の入力に加わる制御信号に基づき該変調演算に
おける変調指数または出力信号レベルを制御する
複数の演算ユニツトと、前記制御信号を発生する制御信号発生手段と、少なくとも１つ以上の前記演算ユニツトからな
る系列を１または複数含む接続組合せを、複数の
接続組合せの中から１つ選択することにより設定
する設定手段と、前記設定手段で設定された接続組合せに従つ
て、最終的に１乃至複数の前記系列の出力波形信
号を加算合成して楽音信号を得る際の合成系列数
および１つの系列において前段の前記演算ユニツ
トの出力波形信号を次段の前記演算ユニツトの第
１または第２の入力に加えるように縦続接続され
る演算ユニツトの数を切換える接続切換手段と、前記設定手段で設定された接続組合せを可視表
示する表示手段とを具える楽音合成装置。２前記表示手段は、前記演算ユニツトの各々を
示す演算ユニツト表示と、接続組合せに応じて前
記各演算ユニツト表示の間を連結する接続線表示
とによつて接続組合せを可視表示するものである
特許請求の範囲第１項記載の楽音合成装置。３前記表示手段は、前記演算ユニツトの各々を
示す演算ユニツト表示と、接続組合せに応じて前
記各演算ユニツト表示の間を連結する接続線表示
とによつて接続組合せを可視表示するものであ
り、更に、自己の出力波形信号を自己の入力側に
帰還するように入出力接続が設定された演算ユニ
ツトに対応する前記演算ユニツト表示に所定の付
加表示を付加するようにした特許請求の範囲第１
項記載の楽音合成装置。４前記設定手段は、前記各演算ユニツトの接続
組合せを設定するための第１のスイツチ手段と、
出力を禁止すべき演算ユニツトを選択する第２の
スイツチ手段とを含むものであり、この第２のス
イツチ手段の出力に基づき対応する前記演算ユニ
ツトの出力を禁止するようにした特許請求の範囲
第１項記載の楽音合成装置。５前記変調演算は周波数変調である特許請求の
範囲第１項記載の楽音合成装置。６前記演算ユニツトは、第１の入力に加わる被
変調用の信号としての位相角情報と第２の入力に
加わる変調用の信号としての波形信号とを加算す
る加算器と、この加算器の出力を位相角情報とし
て波形信号を読み出す波形メモリとを含むもので
ある特許請求の範囲第５項記載の楽音合成装置。７前記変調演算は振幅変調である特許請求の範
囲第１項記載の楽音合成装置。８前記設定手段で設定された前記合成系列数に
対応して楽音信号の信号レベルを自動調整する手
段を具えることを特徴とする特許請求の範囲第１
項記載の楽音合成装置。